淺析電子設(shè)計(jì)中EDA技術(shù)的應(yīng)用

王立新

（中煤科工集團(tuán)重慶研究院有限公司，重慶，400037）

0 引言

隨著在21世紀(jì)信息技術(shù)及計(jì)算機(jī)技術(shù)的不斷發(fā)展，我國的數(shù)字化電子信息產(chǎn)品也在不斷的發(fā)展之中。集成電路技術(shù)及電子設(shè)計(jì)技術(shù)的不斷發(fā)展是使電子產(chǎn)品在功能的增加同時(shí)價(jià)格變化不大的主要原因?，F(xiàn)階段，電子技術(shù)自動(dòng)化是電子設(shè)計(jì)的核心技術(shù)，是現(xiàn)代電子設(shè)計(jì)系統(tǒng)中的重要手段，微細(xì)加工則是集成電路制造技術(shù)的重點(diǎn)技術(shù)，主流成產(chǎn)技術(shù)工藝在0.13μm 至0.25μm之間。

1 EDA技術(shù)概述

EDA全稱Electric Design Automation又稱電子設(shè)計(jì)自動(dòng)化，EDA技術(shù)是電子技術(shù)在新時(shí)代發(fā)展潮流，是電子技術(shù)及仿真模擬工作的基礎(chǔ)技術(shù)。在電子設(shè)計(jì)技術(shù)中以可編程邏輯器件在數(shù)字系統(tǒng)中的應(yīng)用為電子設(shè)計(jì)工作帶來了極大的靈活性，可編程邏輯器件在軟件編程時(shí)重構(gòu)器件的結(jié)構(gòu)及工作方式，從而大大的提高了設(shè)計(jì)硬件的效率。PLD應(yīng)用的結(jié)構(gòu)原理、下載方式及集成規(guī)模等方面的具體的進(jìn)步都在一定程度上推動(dòng)了現(xiàn)代電子技術(shù)的革命的發(fā)展，它使得傳統(tǒng)的數(shù)字系統(tǒng)設(shè)計(jì)方法、設(shè)計(jì)理念及設(shè)計(jì)過程等都發(fā)生了改變。隨著PLD技術(shù)的不斷完善及計(jì)算機(jī)技術(shù)的快速發(fā)展，EDA技術(shù)開始在電子設(shè)計(jì)領(lǐng)域中發(fā)光發(fā)熱。EDA技術(shù)在計(jì)算機(jī)上的EDA工具軟件平臺(tái)完成設(shè)計(jì)文件時(shí)利用硬件描述語言來進(jìn)行系統(tǒng)邏輯描述。EDA技術(shù)實(shí)現(xiàn)了設(shè)計(jì)者利用硬件描述語言及電子設(shè)計(jì)自動(dòng)化軟件等完成對系統(tǒng)硬件功能的設(shè)計(jì)工作，EDA技術(shù)可以自動(dòng)的完成邏輯編譯、邏輯分割及布局布線等功能從而使電子線路系統(tǒng)功能全部實(shí)現(xiàn)。

2 EDA技術(shù)的現(xiàn)狀及發(fā)展

隨著半導(dǎo)體工藝技術(shù)的不斷發(fā)展，EDA技術(shù)也不斷地推動(dòng)著電子設(shè)計(jì)技術(shù)的發(fā)展。IC設(shè)計(jì)產(chǎn)業(yè)在不斷高度發(fā)展的同時(shí)也面臨著巨大的挑戰(zhàn)，產(chǎn)品上市周期越來越短、成本越來越低等要求都迫使設(shè)計(jì)者在進(jìn)行電子設(shè)計(jì)時(shí)選用更高效的EDA技術(shù)。設(shè)計(jì)者在設(shè)計(jì)的過程中必須全面的考慮問題，不僅要考慮硬件的物理特性對設(shè)計(jì)時(shí)序及功能可靠性等的影響，同時(shí)也要選用合適的設(shè)計(jì)術(shù)語及抽象形式等數(shù)據(jù)來描述設(shè)計(jì)。EDA技術(shù)不僅需要測試深驗(yàn)證亞微米技術(shù)的物理效應(yīng)的能力同時(shí)也需要提供抽象設(shè)計(jì)的能力。

EDA技術(shù)的發(fā)展離不開計(jì)算機(jī)、電子系統(tǒng)設(shè)計(jì)及集成電路等，EDA技術(shù)的發(fā)展大致上可以分為計(jì)算機(jī)輔助階段、計(jì)算機(jī)輔助工程設(shè)計(jì)階段及電子設(shè)計(jì)自動(dòng)化階段這三個(gè)階段。電子輔助階段主要是在計(jì)算機(jī)輔助的前提下進(jìn)行的電路原理圖編輯，用PCB進(jìn)行布線布局，從而使得設(shè)計(jì)師從傳統(tǒng)的繪圖工作中解放出來。計(jì)算機(jī)輔助工程設(shè)計(jì)階段主要是解決電路設(shè)計(jì)中的電路檢測等問題，CAE以邏輯模擬、故障仿真及定時(shí)分析等為核心，從而使得設(shè)計(jì)可以提前預(yù)知產(chǎn)品的相關(guān)性能及功能。電子設(shè)計(jì)自動(dòng)化階段主要是通過高級(jí)描述語言、綜合技術(shù)及系統(tǒng)仿真等“自上而下”的完成設(shè)計(jì)前期的高層次設(shè)計(jì)。

3 EDA技術(shù)的要點(diǎn)分析

3.1 硬件描述語言

硬件描述語言是一種進(jìn)行電子系統(tǒng)硬件設(shè)計(jì)的計(jì)算機(jī)語言，它通過軟件編程來具體的描述電子系統(tǒng)中的電路結(jié)合、連接形式及邏輯功能等，硬件描述語言適應(yīng)于設(shè)計(jì)大規(guī)模的電子系統(tǒng)。高速集成電路（VHDL）硬件描述語言于1985年美國國防部推出的目的是為了克服EDA產(chǎn)品不兼容問題，同時(shí)也可以進(jìn)行多層次設(shè)計(jì)。IE EE以VHDL為硬件描述語言柄灘以覆蓋之前的硬件描述語言的各種功能。IE EE是一種全方位的硬件描述語言，包括系統(tǒng)行為級(jí)、邏輯門級(jí)及寄存器傳輸?shù)榷鄠€(gè)設(shè)計(jì)層次，同時(shí)也支持?jǐn)?shù)據(jù)流、結(jié)構(gòu)及行為等三種形式進(jìn)行混合描述整個(gè)項(xiàng)目。VHDL硬件描述語言不僅移植性好，同時(shí)它的設(shè)計(jì)也方便了工藝間的轉(zhuǎn)換，而且VHDL使得設(shè)計(jì)人員的主要工作是進(jìn)行實(shí)現(xiàn)與調(diào)試系統(tǒng)功能。

3.2 ASIC設(shè)計(jì)

在集成電路的設(shè)計(jì)中加入ASIC芯片可以解決電子系統(tǒng)集成電路存在的功耗的、可靠性差及體積大等主要問題。隨著現(xiàn)代電子產(chǎn)品市場的門檻不斷提高，ASIC芯片分為全定制或半定制ASIC及可編程，因此在設(shè)計(jì)ASIC芯片時(shí)應(yīng)該盡可能的是芯片獲得最優(yōu)的性能，從而達(dá)到高利用率、高速度及低耗能的目標(biāo)。

4 EDA技術(shù)在電子設(shè)計(jì)流程

EDA技術(shù)是系統(tǒng)級(jí)的設(shè)計(jì)方法，是一種層次相對較高的電子設(shè)計(jì)方式，EDA技術(shù)以概念為驅(qū)動(dòng)從而使電子設(shè)計(jì)工作者在設(shè)計(jì)時(shí)無需利用門級(jí)原理圖，電子設(shè)計(jì)工作者在確定設(shè)計(jì)目標(biāo)之后就可以用EDA技術(shù)來表述電路，這樣不僅可以減少電路細(xì)節(jié)的約束及限制，同時(shí)也可以使設(shè)計(jì)者的設(shè)計(jì)更具創(chuàng)造性。EDA系統(tǒng)在電子設(shè)計(jì)人員將概念構(gòu)思及高層次的描述輸入計(jì)算機(jī)之后在系統(tǒng)規(guī)則下完成對電子產(chǎn)品的設(shè)計(jì)。

EDA技術(shù)的電子設(shè)計(jì)工作流程大致包括系統(tǒng)劃分、代碼級(jí)功能仿真、VHDL 代碼或圖形的輸入、送配前時(shí)序仿真及ASIC 實(shí)現(xiàn)部分。首先，電子設(shè)計(jì)借助文本或者圖形編輯器呈現(xiàn)出設(shè)計(jì)描述，也就是實(shí)現(xiàn)設(shè)計(jì)表述。其次，電子設(shè)計(jì)借助編譯器對設(shè)計(jì)進(jìn)行錯(cuò)排編譯，即輸入HDL程序。然后，設(shè)計(jì)人員需要溝通軟件和硬件設(shè)計(jì)，以便實(shí)施功能仿真，即綜合。最后，在確認(rèn)仿真設(shè)計(jì)無誤時(shí)，通過FPGA或CPLD完成邏輯映射操作，即編程下載，系統(tǒng)級(jí)設(shè)計(jì)完成?；贓DA技術(shù)電子設(shè)計(jì)流程如圖：

5 EDA技術(shù)的應(yīng)用

EDA技術(shù)在電子工程設(shè)計(jì)中扮演著非常重要的角色，它的作用體現(xiàn)在不同的方面。首先，電子自動(dòng)化技術(shù)可以驗(yàn)證電路設(shè)計(jì)方案的正確性，在進(jìn)行電子設(shè)計(jì)時(shí)，待設(shè)計(jì)方案確定之后，會(huì)利用結(jié)構(gòu)模擬或者系統(tǒng)仿真等方式來驗(yàn)證設(shè)計(jì)方案的正確性，在驗(yàn)證過程中系統(tǒng)中的各個(gè)環(huán)節(jié)的傳遞函數(shù)確定之后設(shè)計(jì)方案便可以實(shí)現(xiàn)。這種系統(tǒng)仿真技術(shù)推廣到非電子專業(yè)的系統(tǒng)設(shè)計(jì)也會(huì)得到充分的發(fā)展。EDA技術(shù)在系統(tǒng)進(jìn)行仿真之后的電路結(jié)構(gòu)進(jìn)行模擬分析，從而使得電路設(shè)計(jì)方案的可行性及正確性得到充分的保障。其次，電子自動(dòng)化字?jǐn)?shù)也可以對電路特性進(jìn)行優(yōu)化設(shè)計(jì)。電路的穩(wěn)定性能受到元器件容差及工作環(huán)境溫度等的影響。在傳統(tǒng)設(shè)計(jì)過程中難以對電路的整體進(jìn)行優(yōu)化設(shè)計(jì)，也無法全面的分析電路穩(wěn)定性的影響因素。EDA技術(shù)中的溫度分析及統(tǒng)計(jì)分析等功能的應(yīng)用則可以全面的分析電路特性影響因素，從而對電路特性進(jìn)行整體的優(yōu)化設(shè)計(jì)。最后，電子自動(dòng)化技術(shù)也可以實(shí)現(xiàn)電路特性的全功能模擬測試。

6 以EDA技術(shù)為基礎(chǔ)電子設(shè)計(jì)的注意事項(xiàng)

在利用EDA技術(shù)進(jìn)行電子設(shè)計(jì)時(shí)，首先應(yīng)充分的考慮電子電路延時(shí)的不確定性，以及在系統(tǒng)進(jìn)行自動(dòng)編譯時(shí)會(huì)被冗余的電路簡化，因此，在應(yīng)用EDA技術(shù)時(shí)，應(yīng)注意采用的反向器個(gè)數(shù)避為偶數(shù)，同時(shí)以并聯(lián)的方式將反向器連接成延時(shí)電路。其次，在設(shè)計(jì)過程中輸入的引腳不能處于置空狀態(tài)，要保證有信號(hào)源來驅(qū)動(dòng)引腳，及保持部分不用的引腳保持接地，同時(shí)，器件的電源應(yīng)始終與地線引腳保持相連，彼此之間可以進(jìn)行濾波及去耦。最后，在設(shè)計(jì)中藥避免器件過于發(fā)熱。

結(jié)束語：我國經(jīng)濟(jì)的進(jìn)步帶動(dòng)著我國科學(xué)技術(shù)的不斷發(fā)展，從而也使得了電子產(chǎn)品得到了飛速的發(fā)展。在現(xiàn)階段的電子設(shè)計(jì)中，EDA技術(shù)是電子設(shè)計(jì)過程中的核心技術(shù)，是電子產(chǎn)品研制開發(fā)的源動(dòng)力。隨著EDA技術(shù)的不斷深入發(fā)展，EDA技術(shù)將引發(fā)電子產(chǎn)業(yè)界及電子設(shè)計(jì)領(lǐng)域的技術(shù)革命變革，EDA技術(shù)的不斷完善使得電子設(shè)計(jì)的水平在不斷的提升。為了使電子系統(tǒng)朝著集成化及規(guī)?；确较虻陌l(fā)展，電子設(shè)計(jì)工程師應(yīng)該充分的掌握EDA技術(shù)，以便開發(fā)出更多的高性能電子產(chǎn)品。

[1]潘松.電子設(shè)計(jì)自動(dòng)化(EDA)技術(shù)及其應(yīng)用(一)[J].電子與自動(dòng)化,2000,01:51-54.

[2]魏娜,王慧瑩.EDA技術(shù)在電子設(shè)計(jì)中的應(yīng)用[J].黑龍江科學(xué),2014,03:267.

[3]朱金明,黃理瑞.淺析電子設(shè)計(jì)中EDA技術(shù)的應(yīng)用[J].數(shù)字技術(shù)與應(yīng)用,2014,07:106.

[4]周瑩.探討EDA技術(shù)在電子設(shè)計(jì)中的應(yīng)用[J].電子技術(shù)與軟件工程,2013,19:200.

[5]徐獻(xiàn)靈.EDA技術(shù)在現(xiàn)代電子設(shè)計(jì)中的應(yīng)用[J].現(xiàn)代電子技術(shù),2003,17:103-105.

[6]孫華錦.基于VHDL語言的電子設(shè)計(jì)自動(dòng)化及其應(yīng)用[D].西北工業(yè)大學(xué),2001.

[7]宋澤明.基于VHDL語言的單片機(jī)設(shè)計(jì)[D].北京工業(yè)大學(xué),2004.

[8]戴立江.基于EDA技術(shù)的FPGA應(yīng)用研究[D].天津工業(yè)大學(xué),2005.

[9]夏莉莉.探討EDA技術(shù)在電子設(shè)計(jì)中的應(yīng)用[J].中國科技信息,2012,11:107.

[10]朱永立.基于EDA技術(shù)的電子設(shè)計(jì)[J].電子測試,2013,14:32-33.

[11]陳波,尹成群,范寒柏.EDA技術(shù)在電子設(shè)計(jì)中的應(yīng)用[J].電力情報(bào),2002,01:71-73.

[12]曹昕燕,于紅莉.電子設(shè)計(jì)的新方法——EDA技術(shù)[J].長春大學(xué)學(xué)報(bào),2004,02:21-23.