基于FPGA和DSP的電壓測(cè)量模塊設(shè)計(jì)

創(chuàng)新者：亓盛元 劉 明 王留全

基于FPGA和DSP的電壓測(cè)量模塊設(shè)計(jì)

創(chuàng)新者：亓盛元 劉 明 王留全

模擬量參數(shù)采集在飛行試驗(yàn)中的需求是非常普遍的，模擬量電壓測(cè)量模塊是機(jī)載通用采集器中的重要模塊。本文主要介紹了能夠滿足機(jī)載通用采集器背板總線要求的通用模擬量電壓測(cè)量模塊的設(shè)計(jì)方案及實(shí)現(xiàn)過程。該模擬量電壓測(cè)量模塊中模擬電路采用了高度集成的高精度儀表運(yùn)放電路，設(shè)計(jì)了4階巴特沃茲模擬濾波器；數(shù)字電路使用了當(dāng)前比較新的FPGA和DSP電子設(shè)計(jì)技術(shù)，具有結(jié)構(gòu)簡(jiǎn)單，性能穩(wěn)定，采集精度高等優(yōu)點(diǎn)。

在航空測(cè)試領(lǐng)域，需要采集和記錄大量的電壓量參數(shù)，常見的電壓量參數(shù)主要是航空測(cè)試中傳感器的輸出信號(hào)，因此模擬量電壓測(cè)量模塊是機(jī)載通用采集器中的重要模塊。該類模塊用于對(duì)輸入到采集器的電壓信號(hào)進(jìn)行模擬增益調(diào)節(jié)和濾波，具備同步采集功能，可對(duì)采集到的數(shù)據(jù)進(jìn)行數(shù)字偏置，二次增益調(diào)節(jié)及數(shù)字濾波等，并將處理好的數(shù)據(jù)通過采集器的背板總線傳送到控制器模塊中，再由控制器模塊打包數(shù)據(jù)發(fā)送出去用于遙測(cè)或記錄。

本文在探索國外同類采集器中關(guān)于電壓測(cè)試模塊的研制原理和方案的基礎(chǔ)上，借鑒了KAM500，UMA2000及770系列機(jī)載測(cè)試采集器中模擬量電壓測(cè)量模塊設(shè)計(jì)的工作原理、系統(tǒng)邏輯、結(jié)構(gòu)組成和元器件選取等，設(shè)計(jì)了一種基于FPGA和DSP的電壓量測(cè)量模塊。

電壓量測(cè)量模塊設(shè)計(jì)方案

模擬量電壓測(cè)量模塊主要由數(shù)字控制電路板和模擬處理電路板兩部分組成。數(shù)字電路板和模擬電路板靠板間連接器連接在一起，通過連接件插在通用數(shù)據(jù)采集單元的背板接口插槽上。其組成結(jié)構(gòu)框圖如圖1所示。

兩塊電路板通過前端鋁制面板、板間高速連接件和后部的背板接插件連接在一起組成一個(gè)整體。前端鋁制面板還作為通用數(shù)據(jù)采集單元面板的一部分，通過外接插頭連接外部線路把傳感器輸出的電壓信號(hào)傳遞給該測(cè)量模塊。板間接插件除電氣連接功能外，還具有結(jié)構(gòu)支撐作用，傳送模擬板和數(shù)字板間高速的TTL信號(hào)及來自背板的控制信號(hào)。

模擬處理電路板負(fù)責(zé)對(duì)輸入的16通道的電壓量信號(hào)進(jìn)行電壓調(diào)節(jié)和阻抗匹配，具有四檔1、2、4、8倍硬件放大增益粗調(diào)，4階巴特沃茲模擬濾波及并行A/D轉(zhuǎn)換功能。數(shù)字控制電路板有兩部分功能：一是程序加載時(shí)將背板總線傳送的加載命令，如輸入電壓量范圍、數(shù)字濾波截止頻率、采樣率設(shè)置等參數(shù)，加載到FLASH存貯器中；二是當(dāng)正常采集時(shí)，按照采集器的背板總線命令進(jìn)行16通道A/D采集，將采集到的數(shù)據(jù)進(jìn)行二次數(shù)字增益調(diào)節(jié)，偏置設(shè)置及數(shù)字濾波處理，并按照要求將處理后的數(shù)據(jù)實(shí)時(shí)傳輸?shù)奖静杉鞯闹骺啬K。其中一個(gè)通道的整個(gè)工作原理流程框圖如圖2所示。

當(dāng)電壓測(cè)量模塊采集±40V時(shí)，Z3 和Z4焊接的是電阻，以進(jìn)行分壓衰減。當(dāng)采集是±10V的電壓量時(shí)，Z3和Z4焊接的是電容。

模擬信號(hào)調(diào)理電路設(shè)計(jì)

圖1　模擬量電壓測(cè)量模塊結(jié)構(gòu)框圖

圖2　模擬量電壓測(cè)量模塊工作原理框圖

模擬電路板主要實(shí)現(xiàn)對(duì)外部輸入的電壓信號(hào)進(jìn)行電阻分壓（可選），硬件4檔信號(hào)放大，濾波及A/D轉(zhuǎn)換功能。電路原理框圖見圖3。其工作順序是：預(yù)放大/衰減→4階巴特沃茲濾波→多路A/D轉(zhuǎn)換。

圖3　模擬電路板的電路原理框圖

圖4　數(shù)字電路板組成框圖

前端信號(hào)調(diào)節(jié)電路設(shè)計(jì)主要依靠高精密儀表放大器AD8251配合外圍電路實(shí)現(xiàn)所需的各種調(diào)節(jié)功能，并且其單端和差分輸入阻抗可滿足設(shè)計(jì)技術(shù)指標(biāo)要求。下面以圖3中第一通道為例說明各種調(diào)節(jié)功能如何通過電路設(shè)計(jì)達(dá)到技術(shù)指標(biāo)要求。

差分信號(hào)或單端信號(hào)采集的外部連接關(guān)系：當(dāng)輸入信號(hào)是差分信號(hào)時(shí)，信號(hào)正端連接輸入正（+V1端），信號(hào)負(fù)連接輸入負(fù)（-V1端）即可；當(dāng)輸入信號(hào)是單端信號(hào)時(shí)，信號(hào)連接輸入正（+V1端），輸入負(fù)（-V1端）直接連接信號(hào)地即可。

技術(shù)指標(biāo)中有±40V和±10V兩種模擬量，電壓測(cè)量模塊設(shè)計(jì)要求主要通過在電抗R11，R12，R13， R14位置處焊接的不同的電阻和電容實(shí)現(xiàn)?！?0V的模擬量電壓測(cè)量模塊在R11，R13處焊接10K的電阻；R12，R14焊接100pF電容?！?0V的模擬量電壓測(cè)量模塊在R11，R13處焊接52.3K的電阻；R12，R14焊接17.4K電阻。其分壓原理見式（1）：輸入儀表放大器的電壓（要求輸入＜=±10V）

抗混疊濾波器設(shè)計(jì)成4階巴特沃茲模擬濾波器，在-3dB處截至頻率為3KHz（即信號(hào)帶寬為3KHz）。設(shè)計(jì)采用了Sallen Key 類型電壓跟隨式方法，使用兩個(gè)2階的模擬濾波器級(jí)聯(lián)而成，其濾波增益為1，圖3中虛線方框內(nèi)為濾波器的連接網(wǎng)絡(luò)。這里R15 = 3.65K， R16 = 8.66K， C11 = 27nF，C12 = 3.3nF， R17 = 13.3K，R18 = 16.2K， C13 = 3.9nF， C14 = 3.3nF， 其前級(jí)濾波器截止頻率為：

其后級(jí)濾波器截止頻率為：

在整個(gè)模擬電路精度設(shè)計(jì)中，濾波器處增益為單位增益。儀表放大器AD8251在增益最大為8時(shí)其精度最差，為0.04％。 電阻分壓處采用了0.05％的高品質(zhì)軍品電阻。整個(gè)電路精度誤差控制在0.1％范圍內(nèi)。

數(shù)字信號(hào)處理電路設(shè)計(jì)

數(shù)字電路板硬件電路原理框圖如圖4所示。

數(shù)字電路板由數(shù)字信號(hào)處理器（DSP）、FPGA電路、FLASH存貯器、SRAM存儲(chǔ)器、背板總線接口、RS232電路和電源電路組成。數(shù)字信號(hào)處理器主要完成整個(gè)測(cè)量模塊命令加載和采集功能，圍繞著數(shù)字信號(hào)處理器件，外部擴(kuò)展了1MB的FLASH存儲(chǔ)器、1MB的SRAM存儲(chǔ)器構(gòu)成了主控制電路系統(tǒng)。當(dāng)命令加載時(shí)，控制器將各種設(shè)置的命令參數(shù)加載到FLASH存儲(chǔ)器中；當(dāng)正常工作時(shí)，模塊按照FLASH中各種設(shè)置的命令參數(shù)要求進(jìn)行數(shù)據(jù)采集和傳輸。FPGA電路主要包含背板總線協(xié)議、命令參數(shù)配置區(qū)、數(shù)據(jù)緩沖區(qū)和模擬板增益控制模塊功能，這些功能通過硬件描述語言編寫IP核加載在FPGA電路內(nèi)部實(shí)現(xiàn)。數(shù)字信號(hào)處理器和FPGA電路通過總線的方式進(jìn)行連接。同時(shí)在電路板上設(shè)計(jì)了了RS232電路接口與調(diào)試計(jì)算機(jī)連接以方便調(diào)試。

圖5　模塊供電電路設(shè)計(jì)

圖6　通道同步采集時(shí)序圖

圖7　工作程序流程圖

模塊供電電路設(shè)計(jì)

電源供電電路由于機(jī)械結(jié)構(gòu)和體積尺寸的要求放在了數(shù)字控制板上，但設(shè)計(jì)比較重要，其穩(wěn)定性和精度直接影響了整個(gè)測(cè)量模塊（包括模擬板和數(shù)字板）的工作可靠性和采集精度。

模擬量電壓測(cè)量模塊供電由+12V，-12V，+5V，+3.3V組成。其中+12V，-12V，+5V電源為模擬板供電，+3.3V為數(shù)字電路供電。這幾種電源都是由背板總線提供，經(jīng)電源濾波（為提高電源精度，采用“Π”型濾波器）后使用。數(shù)字地和模擬地利用整個(gè)地平面采用單點(diǎn)供地，并用600R@100MHz的磁珠隔離。

數(shù)字電路板中不僅需要+3.3V，而且需要+1.2V和+1.9V供電。因此在模塊電路內(nèi)部設(shè)計(jì)了電源轉(zhuǎn)換電路。電源轉(zhuǎn)換電路主要的轉(zhuǎn)換芯片采用了美國Linear公司的高效DC-DC轉(zhuǎn)換芯片LTM4615，LTM4615內(nèi)部集成了兩路DC/DC和一路LDO電源轉(zhuǎn)換器。其電源電路設(shè)計(jì)如圖5所示。

模塊采集時(shí)序和工作邏輯設(shè)計(jì)

為了實(shí)現(xiàn)各通道不同采樣率的同步采集，以8個(gè)通道為例，對(duì)不同通道輸入的模擬電壓量信號(hào)按照?qǐng)D6所示的同步采集時(shí)序進(jìn)行采集。

圖6中在同步信號(hào)SYN的上升沿同步開始采集。1和7通道為最高采樣率，每個(gè)主幀采集8次。2，5和6通道每個(gè)主幀采集4次。3通道每個(gè)主幀采集2次。4和8通道每個(gè)主幀采集1次。系統(tǒng)可以實(shí)現(xiàn)每個(gè)通道2n倍的采樣率。

采集板卡內(nèi)部有信息配置區(qū)，數(shù)字濾波器和數(shù)據(jù)緩沖區(qū)。每次上電后，采集模塊的主控芯片先從信息配置區(qū)讀取各個(gè)通道的配置信息并按照要求進(jìn)行設(shè)置，然后等待同步信號(hào)的到來，開始進(jìn)行數(shù)據(jù)采集；然后按照不同的采樣率，將數(shù)據(jù)送入各通道對(duì)應(yīng)的數(shù)字濾波器，最后將濾波后的數(shù)據(jù)放置在對(duì)應(yīng)的數(shù)據(jù)緩沖區(qū)內(nèi)等待控制器主板的突發(fā)讀取。其工作流程圖如圖7所示。

結(jié)束語

電壓測(cè)量模塊在電路板元器件焊接完成后，按照功能電路進(jìn)行通電調(diào)試，分別將編寫好的FPGA測(cè)試程序和DSP測(cè)試程序下載到各自的芯片內(nèi)，再與調(diào)試PC機(jī)通過RS232接口在實(shí)驗(yàn)室內(nèi)進(jìn)行精度測(cè)試。利用FLUKE726類型的過程校驗(yàn)儀給測(cè)量模塊提供電壓信號(hào)，并將測(cè)量數(shù)據(jù)傳送給上位機(jī)程序進(jìn)行分析處理，各項(xiàng)指標(biāo)可滿足設(shè)計(jì)技術(shù)要求。

本模塊在借鑒現(xiàn)有先進(jìn)電壓量采集原理和方法的基礎(chǔ)上，進(jìn)行借鑒和改進(jìn)，采用了FPGA+DSP的詳細(xì)設(shè)計(jì)方案和工作原理。經(jīng)系統(tǒng)調(diào)試和精度測(cè)試表明該測(cè)量模塊設(shè)計(jì)結(jié)構(gòu)可靠，性能穩(wěn)定，可滿足機(jī)載環(huán)境使用的設(shè)計(jì)指標(biāo)要求。

10.3969/j.issn.1001-8972.2015.17.022