edBoard開發(fā)板在片上系統(tǒng)（SoC）設(shè)計課程中的應(yīng)用

肖昊　張華娟

【摘要】 Zedboard是基于Xilinx ZYNQ系列全可編程SoC系統(tǒng)的FPGA開發(fā)板。它以ARM Cortex-A9處理器為核心，集成了一塊可編程FPGA、存儲器控制器和外設(shè)。配合Xilinx的開發(fā)軟件，ZYNQ FPGA提供了一個方便、便捷的SoC開發(fā)平臺，使用者可以快速的建立一個初始的SoC系統(tǒng)，并在此基礎(chǔ)上進一步擴張相應(yīng)的功能。這為高校SoC實驗課程提供了很好的平臺。本文將基于Zedboard開發(fā)板，以培養(yǎng)學(xué)生對基本SoC的組成結(jié)構(gòu)、設(shè)計流程、設(shè)計方法的深入理解為目標，探索一種內(nèi)容合適，易于理解的SoC設(shè)計實驗教學(xué)方法。

【關(guān)鍵詞】 Zedboard Xilinx ZYNQ SoC FPGA

一、SoC的研究背景

集成電路是當(dāng)今信息技術(shù)產(chǎn)業(yè)高速發(fā)展的基礎(chǔ)和源動力，已經(jīng)高度滲透與融合到國民經(jīng)濟和社會發(fā)展的每個領(lǐng)域，其技術(shù)水平和發(fā)展規(guī)模已成為衡量一個國家產(chǎn)業(yè)競爭力和綜合國力的重要標志之一。經(jīng)過多年的快速發(fā)展，我國信息技術(shù)產(chǎn)業(yè)規(guī)模多年位居世界第一。國家出臺了一系列政策鼓勵和發(fā)展集成電路產(chǎn)業(yè)，其中加強集成電路專業(yè)人才的培養(yǎng)，是重要的舉措之一。高校是我國集成電路人才培養(yǎng)的重要基地。目前，國內(nèi)不少高校都開設(shè)了集成電路相關(guān)的課程。其中，片上系統(tǒng)（System-on-Chip， SoC）是集成電路的主流發(fā)展方向，相關(guān)的課程是集成電路設(shè)計類的主要課程之一，主要傳授數(shù)字片上系統(tǒng)（SoC）及混合信號SoC的基本設(shè)計方法和技術(shù)，為從事集成電路設(shè)計和研發(fā)提供必要的基礎(chǔ)知識。目前，國內(nèi)高校的SoC設(shè)計課程主要以概念性理論教學(xué)為主，這與集成電路設(shè)計實踐性強的特點極不相符合。導(dǎo)致眾多學(xué)生難以真正理解SoC的理論和設(shè)計方法，更不具備參與SoC設(shè)計的能力，使教學(xué)與就業(yè)、科研需求嚴重脫節(jié)。但由于SoC設(shè)計的特點 ：一是硬件規(guī)模龐大，通?；贗P設(shè)計模式；二是軟件比重大，需要進行軟硬件協(xié)同設(shè)計。因此，開設(shè)SoC的實驗類課程對高校的硬件條件和任課教師的科研基礎(chǔ)都提出了很大的挑戰(zhàn)。得益于FPGA技術(shù)的發(fā)展，目前已有的集成電路設(shè)計環(huán)節(jié)主要集中于在計算機上進行集成電路的版圖設(shè)計。因此，這為高校進行集成電路設(shè)計的培訓(xùn)提供了便利，同樣給SoC教學(xué)課程提供了機遇。本文基于Xilinx Zynq-7000全可編程SoC系列器件，以提高學(xué)生實踐能力為目標，探索一種內(nèi)容合適，難度適中的SoC設(shè)計實驗教學(xué)方法。

二、SoC的結(jié)構(gòu)與設(shè)計方法

2.1 Zynq-7000 SoC芯片簡介

Zynq-7000 SoC芯片的硬件部分實現(xiàn)了一個高性能、雙核 ARM Cortex-A9 處理器子系統(tǒng)（PS）和一個豐富的內(nèi)存、配置和互聯(lián)接口。在 FPGA 邏輯部分保留了靈活性以及其他傳統(tǒng) FPGA 具備的所有優(yōu)勢，F(xiàn)PGA 則通過多口高性能接口連接到 PS 端，實現(xiàn) PS 與 FPGA 間的高帶寬通信。ZedBoard 通過提供一個專門為這類獨一無二并且功能強大的器件推廣到廣大應(yīng)用和用戶的定制平臺將定制SOC 的 概念帶到了下一步。作為全球最大的可編程邏輯平臺供應(yīng)商，Xilinx 已經(jīng)將可編程邏輯技術(shù)帶領(lǐng)到了全可編程的時代，Xilinx 推出的 Zynq-7000 All Programmable SOC 集成了 ARM Cortex-A9 雙核（PS）以及最多可達相當(dāng)于 500 多萬個邏輯門的可編程邏輯單元（PL），不僅解決了芯片工藝實現(xiàn)上的難點，更解決了片內(nèi)高性能處理器與高性能可編程邏輯數(shù)據(jù)交互協(xié)議的難點。

2.2 SoC的結(jié)構(gòu)

圖1 典型的SoC硬件架構(gòu)

圖1所示為一個典型的SoC硬件結(jié)構(gòu)。片上模塊包括以下幾種。（1） CPU：如ARM、MIPS等。（2）存儲器：如SRAM、Flash、ROM、DRAM等。（3）存儲器控制器：控制外部存儲器。（4）片上互連：總線，提供各IP間的數(shù)據(jù)通路。（5）專用加速器：如MPEG、AES等ASIC技術(shù)設(shè)計的可重用專用模塊。（6）I/O控制器：如PCI、PCI-X、以太網(wǎng)、USB、AD/DA等。（7）外圍設(shè)備：如通用I/O接口、通用異步收發(fā)器、定時器、中斷控制器等。

2.3 SoC的設(shè)計

SoC設(shè)計是自頂向下和自底向上相結(jié)合的過程，主要流程如圖2所示。（1）系統(tǒng)級設(shè)計主要有系統(tǒng)說明、行為建模和軟/硬件劃分。（2）硬件設(shè)計包括RTL設(shè)計、綜合，布局布線、功能驗證和流片制造。（3）軟件設(shè)計主要是對軟件的開發(fā)。從上文可知，SoC設(shè)計主要有以下特點：（1）采用深亞微米、超深亞微米CMOS工藝技術(shù)。（2）SoC是針對不同應(yīng)用市場開發(fā)的產(chǎn)品。（3）軟/硬件協(xié)同設(shè)計。（4）低功耗技術(shù)要求。因此，目前高校教學(xué)中只進行書面介紹或圖片展示很難讓學(xué)生充分理解SoC設(shè)計的內(nèi)涵。所以，基于Xilinx Zynq-7000全可編程SoC系列器件設(shè)計一個難度適當(dāng)?shù)腟oC設(shè)計實驗勢在必行。

圖2 SoC設(shè)計流程

三、SoC設(shè)計課程實驗介紹

本文將先介紹HDMI的傳輸原理，然后介紹基于Zedboard的HDMI現(xiàn)實系統(tǒng)架構(gòu)，最后介紹SoC的實驗步驟。

3.1 HDMI傳輸原理介紹

信源（Source）和信宿（Sink）組成HDMI系統(tǒng)的架構(gòu)。HDMI接口包括3個TMDS數(shù)據(jù)信道、1個TMDS時鐘信道和一個DDC通道。信源讀取信宿的E-EDID，是為了解信宿的當(dāng)前配置和能力。HDMI傳輸?shù)臄?shù)據(jù)包括視頻數(shù)據(jù)、控制數(shù)據(jù)和數(shù)據(jù)包（數(shù)據(jù)包中包含音頻數(shù)據(jù)和附加信息數(shù)據(jù)，例如糾錯碼等）。TMDS每個信道的傳輸數(shù)據(jù)包括2位的控制數(shù)據(jù)、8位的視頻數(shù)據(jù)或4位的數(shù)據(jù)包。這些數(shù)據(jù)先傳給HDMI發(fā)送器，然后經(jīng)10位編碼器編碼，最后串行輸出。串行輸出的10位編碼經(jīng)HDMI接收器串行接收，再進行解碼得到原數(shù)據(jù)。在時鐘信道的一個時鐘周期內(nèi)完成所有操作。每個時鐘信道的一個時鐘周期對應(yīng)一個像素點數(shù)據(jù)的傳輸，這個時鐘頻率一般在25MHz～165MHz之間。

3.2 HDMI顯示系統(tǒng)架構(gòu)

圖3所示為基于Zedboard的HDMI顯示系統(tǒng)SoC系統(tǒng)。VDMA 和 ADV7511 視頻接口組成系統(tǒng)的視頻輸出接口。VDMA 的功能是將圖像幀數(shù)據(jù)傳輸?shù)揭曨l接口模塊。DMA 和 spdif 音頻接口組成系統(tǒng)的音頻輸出接口。Zynq 作為整個系統(tǒng)的控制核心，提供 HDMI 的顯示數(shù)據(jù)，來及時讀寫顯存的控制，以及 DDC 的數(shù)據(jù)產(chǎn)生。PL 部分主要是 ADV7511 的控制，還有將 24bit 的RGB 數(shù)據(jù)轉(zhuǎn)換為16bit 的 YCBCR422 的數(shù)據(jù)發(fā)送給 ADV7511。ZedBoard 的 HDMI 接口使用了 ADV7511 芯片，這是 ADI 公司生產(chǎn)的一款 225MHz 的 HDMI 發(fā)送器，它全面支持 HDMI1.4 協(xié)議、同時包括 HDMI 以太網(wǎng)絡(luò)通道 HEAC 和 3D Video，它支持全部的高清制式。

圖3 Zynq 系統(tǒng)框圖

3.3 HDMI顯示系統(tǒng)實驗步驟

實驗基于Xilinx Vivado集成開發(fā)環(huán)境，軟硬件協(xié)同，分為硬件設(shè)置和軟件設(shè)置，步驟分別如下：（1）創(chuàng)建工程，添加工程文件、目錄和庫目錄，設(shè)置軟件環(huán)境和FPGA器件；（2）添加設(shè)計中使用的IP。（3）初步綜合，以明確網(wǎng)標中時鐘信號的名字，檢查是否存在語法錯誤。（4）添加約束，時鐘約束，管腳約束等。（5）綜合實現(xiàn)（Synthesis and Implementation），生成二進制比特流。以上硬件步驟可以Tcl腳本的形式實現(xiàn)，實驗中學(xué)生只需要載入腳本。Xilinx的軟件開發(fā)是基于Vivado的SDK開發(fā)環(huán)境，步驟分別如下：（1）新建軟件工程；（2）添加C代碼源文件至工程目錄；（3）設(shè)置軟件環(huán)境變量，添加庫目錄等；（4）編譯軟件，生成可執(zhí)行文件。

完成以上軟硬件設(shè)計后，將Zedboard開發(fā)板與電腦主機相連，并將HDMI接口與顯示器相連，打開FPGA開關(guān)，下載FPGA比特流和可執(zhí)行文件即可在顯示器上顯示出圖像。

四、 總結(jié)

本文基于Xilinx Zedboard開發(fā)板的HDMI功能，設(shè)計了一個SoC設(shè)計的課程實驗。經(jīng)教學(xué)實踐證明，Xilinx Zedboard開發(fā)板提供了一個完整的SoC開發(fā)設(shè)計平臺，其開發(fā)軟件Vivado提供了簡單易用的圖形開發(fā)界面，整套流程簡單易學(xué)，便于學(xué)生掌握和理解，為高校的SoC實驗教學(xué)提供了很好的軟硬件環(huán)境。

聯(lián)系方式：肖昊 南京市御道街29號A12號樓 210016 xiaohao@nuaa.edu.cn

參 考 文 獻

[1] James Lucero and Bob Slous. Designing High-Performance Video Systems with the Zynq-7000 All Programmable SoC Using IP Integrator[technical report]. www.xilinx.com. March 28， 2014.

[2] Zynq-7000 All Programmable SoC Overview[technical report]. www.xilinx.com. October 8， 2014.

[3] ADV7511 PROGRAMMING GUIDE[technical report]. www.xilinx.com.March 2012.

[4] LogiCORE IP AXI Video Direct Memory Access v6.2[technical report]. www.xilinx.com. PG020 April 2， 2014.