噪聲調(diào)頻干擾技術研究及FPGA實現(xiàn)

李永松,呂 昊,劉玉嬌

(西安電子科技大學 電子工程學院,陜西 西安 710071)

噪聲調(diào)頻干擾技術研究及FPGA實現(xiàn)

李永松,呂 昊,劉玉嬌

(西安電子科技大學 電子工程學院,陜西 西安 710071)

針對線性調(diào)頻信號,分析了噪聲調(diào)頻信號的波形、頻譜及其對脈沖壓縮雷達的干擾效果。在此基礎上,介紹了噪聲調(diào)頻信號的FPGA實現(xiàn)方法,并對產(chǎn)生的噪聲調(diào)頻信號進行了時頻分析,直觀地展現(xiàn)了噪聲調(diào)頻信號的時頻特性,為相關雷達干擾機硬件實現(xiàn)提供了參考。

噪聲調(diào)頻干擾;脈沖壓縮;DDS;FPGA

現(xiàn)代軍事技術的一個重要特點,就是各種武器裝備越來越廣泛地采用和依賴于無線電子技術。雷達對抗的目的就是通過對雷達的偵察和干擾,獲取敵方武器裝備、兵力部署、作戰(zhàn)指揮等方面的重要情報。

噪聲調(diào)頻干擾具有較寬的干擾帶寬和較大的噪聲功率,是目前對雷達、通信進行阻塞式干擾中最常用的干擾形式。本文研究噪聲調(diào)頻干擾信號,利用計算機產(chǎn)生其時域波形、頻譜。

1 噪聲調(diào)頻干擾原理

噪聲調(diào)頻干擾[1]是一種幅度恒定瞬時頻率圍繞載頻隨機變化的一種干擾信號,噪聲調(diào)頻干擾表達式為

(1)

其中,調(diào)制噪聲u(t)為零均值、廣義平穩(wěn)隨機過程;φ為[0,2π]均勻分布,且與u(t)相互獨立的隨機變量;Uj為噪聲調(diào)頻信號的幅度;ωj為噪聲調(diào)頻信號的中心頻率;KFM為調(diào)頻斜率。

在雷達接收機端,根據(jù)產(chǎn)生的噪聲調(diào)頻信號帶寬與接收機中放帶寬的關系,只有頻率在中放帶寬內(nèi)時,接收機才會有輸出。若不考慮調(diào)諧回路的暫態(tài)響應,噪聲調(diào)頻信號通過接收機中放后,將出現(xiàn)一系列幅度相等而寬度和間隔隨機變化的矩形脈沖列。而實際諧振回路是有暫態(tài)響應的,電路的暫態(tài)響應可用脈沖波形的建立時間來衡量。建立時間近似等于中放帶寬的倒數(shù)。當噪聲調(diào)頻干擾的干擾帶寬遠大于中放的帶寬時,建立時間將遠大于中放輸出端隨機脈沖的寬度和間隔。這樣一來隨機脈沖將被展寬,許多脈沖將重疊,形成一個幅度隨機起伏的連續(xù)振蕩。中放輸出端的噪聲調(diào)頻干擾的脈沖寬度是隨機的,這些脈沖疊加后就形成了類似于接收機內(nèi)部噪聲的干擾[2]。 設信號中心頻率100 MHz,時寬τ=10 μs,帶寬B=30 MHz,調(diào)頻斜率KFM=5e6,線性調(diào)頻信號時域波形與功率譜仿真結果如圖1和圖2所示。噪聲調(diào)頻信號時域波形與功率譜仿真結果如圖3和圖4所示。

圖1 線性調(diào)頻信號時域波形

圖2 線性調(diào)頻信號功率譜

圖3 噪聲調(diào)頻信號時域波形

圖4 噪聲調(diào)頻信號功率譜

2 對脈沖壓縮雷達的干擾效果

脈沖壓縮技術[3]是雷達信號處理的一種基本技術,其過程為通過發(fā)射端發(fā)射寬脈沖調(diào)頻信號,提高發(fā)射信號平均功率,擴大作用距離,需要對信號內(nèi)部進行調(diào)制,而在接收端進行壓縮處理,從而生成窄的時間脈沖,提高距離分辨力。大時寬帶寬積信號是通過一個脈沖壓縮濾波器來實現(xiàn)脈沖壓縮過程的,雷達從發(fā)射端發(fā)射寬脈沖信號,其載頻按一定規(guī)律變化,在接收端通過脈沖壓縮濾波器對回波進行脈沖壓縮,而濾波器的延遲頻率特性與發(fā)射信號載頻的變化規(guī)律相反,即發(fā)射信號的相頻特性與脈沖壓縮濾波器是“相位共軛匹配”的,其是輸出信噪比最大準則下的最佳線性濾波器。

噪聲調(diào)頻信號頻率圍繞載頻隨機變化,如式(2)所示

B/τ=Δf/Δt

(2)

可看出,頻率變化經(jīng)脈沖壓縮后會產(chǎn)生時域的時延,所以噪聲調(diào)頻信號經(jīng)雷達脈沖壓縮處理后得到的效果為以初始時間為中心,以τ×Δf/B為變量的隨機時間脈沖。

設信號中心頻率為100MHz,時寬τ=10μs,帶寬B=30MHz,調(diào)頻斜率KFM=5e6,噪聲調(diào)頻信號對脈沖壓縮雷達干擾效果仿真如圖5和圖6所示。

圖5 未經(jīng)噪聲調(diào)頻干擾脈沖壓縮結果

圖6 經(jīng)噪聲調(diào)頻干擾脈沖壓縮結果

從上述仿真結果可看出,噪聲調(diào)頻干擾對脈沖壓縮雷達可產(chǎn)生較好的壓制干擾效果。

3 噪聲調(diào)頻干擾FPGA實現(xiàn)

產(chǎn)生噪聲調(diào)頻信號的主要流程為:先產(chǎn)生基帶的噪聲調(diào)頻信號ejθ(t),將產(chǎn)生的基帶噪聲調(diào)頻信號ejθ(t)與雷達信號ejθ復乘得到最終的干擾信號ej[θ+θ(t)]=ejθ·ejθ(t)。其中,基帶噪聲調(diào)頻信號主要由DDS技術產(chǎn)生。

DDS(Direct Digital Synthesize)是一種新興的頻率合成技術[4-6]。與傳統(tǒng)的直接或間接頻率合成技術相比,DDS頻率分辨率高、輸出相對頻帶寬、頻率捷變速度快、頻率捷變時相位連續(xù)、頻率的合成全部在數(shù)字域完成,且便于進行相位、幅度和頻率的數(shù)字調(diào)制,適應數(shù)字化信號處理時代的要求。

簡化的DDS基本構成框圖[7-8]如圖7所示,包括參考頻率源f0;相位步進寄存器;N位相位累加器;ROM正弦查找表;D/A變換器和濾波器。實際通常將前3部分集成在一塊單片電路上。

圖7 DDS原理框圖

(1)相位步進寄存器。對每個工作脈沖輸入的數(shù)據(jù)K給予暫時存儲。

(2)N位相位累加器。相位累加器的功能就是在時鐘的作用下不斷對頻率控制字進行累加,其通常由全加器和相位寄存器組成[9]。其作用是根據(jù)從步進寄存器輸入的控制字K,以參考頻率源輸出的時鐘頻率fclk為采樣率,在2π周期內(nèi)對相位進行采樣。若步長為K,采樣點數(shù)為2N/K,則輸出頻率fout為

(3)

從而可精確地改變頻率,產(chǎn)生待合成的數(shù)字信號。

累加器用于執(zhí)行輸入信號的累加過程,其信號范圍為0～累加器的滿偏值。設累加器的位數(shù)為N,則相位累加器的滿偏值為2N,將累加器的0狀態(tài)定義為0相位,累加器的滿偏值定義為2π。在累加器進行模為2N運算操作時,即可認為是正弦信號的相位完成了一個周期循環(huán)。累加器的溢出頻率即為DDS輸出信號的頻率fout。

(3)ROM正弦查找表。在DDS中,每個相位值必須映射到正弦波上的一點。通過只讀存儲器中存儲的一周期的正弦波及使用相位字作為該ROM的地址來完成這種映射。其將從相位累加器輸出的離散N位數(shù)值變換成該相位所對應的正弦波幅值。

(4)D/A變換器。D/A變換器把DDS產(chǎn)生的正弦波轉(zhuǎn)換為模擬波形。但輸出波形通常均不像正弦波,而是階梯波,其原因是DAC輸出頻譜包括采樣時鐘整數(shù)倍的基頻鏡像。濾波器濾掉有DAC采樣處理產(chǎn)生的高階鏡像頻率,得到所需的連續(xù)頻率的正弦波。

圖8 FPGA實現(xiàn)噪聲調(diào)頻信號流程框圖

通過頻率控制模塊可控制M序列時鐘,即噪聲帶寬。并通過幅度控制模塊可控制M序列大小,即基帶調(diào)頻信號帶寬。FPGA噪聲調(diào)頻信號仿真結果,如圖9所示。

圖9 Modelsim噪聲調(diào)頻信號產(chǎn)生FPGA仿真結果

其中,dinI、dinQ為輸入雷達信號數(shù)據(jù),doutI、doutQ為輸出噪聲調(diào)頻干擾信號數(shù)據(jù)。將FPGA仿真數(shù)據(jù)導入Matlab進行時頻分析結果如圖10所示。

圖10 噪聲調(diào)頻信號仿真數(shù)據(jù)時頻分析結果

從圖中可以看出,輸出噪聲的調(diào)頻信號時間與頻率關系呈現(xiàn)無規(guī)律的噪聲變化。

4 結束語

噪聲調(diào)頻干擾能對雷達產(chǎn)生有效地壓制性干擾,配合數(shù)字儲頻技術(DRFM),可產(chǎn)生與雷達信號相參的噪聲調(diào)頻干擾信號,即使經(jīng)雷達脈沖積累也可達到較好的干擾效果。通過控制產(chǎn)生的噪聲調(diào)頻信號帶寬可形成窄帶、寬帶等不同的噪聲調(diào)頻干擾波形,并可對雷達形成不同的干擾效果。

[1] 趙國慶.雷達對抗原理[M].西安:西安電子科技大學出版社,2005.

[2] 李一兵,趙燁,葉方.末制導雷達抗噪聲調(diào)頻干擾技術的研究[J].彈箭與制導學報,2005(S7):373-376.

[3] 任培宏.脈沖壓縮信號的特點、產(chǎn)生及壓縮方法[J].電訊技術,1999,39(1):95-97,100.

[4] 劉陽,王雪松,李永禎.噪聲調(diào)頻信號對寬帶線性調(diào)頻雷達的干擾機理[J].現(xiàn)代雷達,2008,30(10):52-56.

[5] 史林,彭燕,楊萬海.脈沖壓縮雷達干擾仿真分析[J].現(xiàn)代雷達,2003,25(8):37-40.

[6] 楊紹全,張正明.對線性調(diào)頻脈壓雷達的干擾[J].西安電子科技大學學報:自然科學版,1991(3):24-30.

[7] 劉朝軍,許人燦,陳曾平.DDS輸出信號頻譜結構的系統(tǒng)分析[J].國防科技大學學報,2005,27(6):53-56.

[8] 鄧岳平,肖鐵軍.基于 FPGA 的并行DDS信號發(fā)生器的設計與實現(xiàn)[J].計算機工程與設計,2011,32(7):2319-2323.

[9] 羅軍輝.Matlab7.0在數(shù)字信號處理中的應用[M].北京:機械工業(yè)出版社,2005.

Research on Noise FM Jamming and its Realization on FPGA

LI Yongsong,Lü Hao,LIU Yujiao

(School of Electronic Engineering,Xidian University,Xi’an 710071,China)

This paper analyzes the waveform and spectrum of the linear noise FM signal and its effect on the pulse compression radar.Based on the theory above,this paper introduces the realization of noise FM signal on FPGA,analyzes the time-frequency characteristics of the noise FM signal produced on FPGA,and displays the characteristics directly.It can be used as a reference for related radar jammer hardware implementation.

noise FM jamming;pulse compression;DDS;FPGA

2014- 10- 10

李永松(1990—),男,碩士研究生。研究方向:雷達信號處理干擾與抗干擾。E-mail:yongsong_li@126.com

10.16180/j.cnki.issn1007-7820.2015.04.037

TN911.4

A

1007-7820(2015)04-139-04