一種改善由隧穿氧化層氮化技術(shù)引起柵氧化層衰退的方法

李紹彬

（中芯國際集成電路制造(上海)有限公司，上海 201203）

1 引言

在閃存器件中，隧穿氧化層扮演著關(guān)鍵的角色。因為閃存器件在擦寫過程中，隧穿氧化層始終要承受熱電子的穿越和較高的操作電壓。這就對隧穿氧化層的可靠性提出了很高的要求。氮化技術(shù)在隧穿氧化層的應(yīng)用已經(jīng)被很多研究證實可以很好地提高隧穿氧化層的可靠性[1～4]。但是從整個工藝整合的角度來說，雖然氮化技術(shù)可以提高隧穿氧化層的可靠性，但是它同時也會給外圍器件的柵氧化層帶來負面影響。由于氮化技術(shù)的引入，外圍器件的襯底也會被氮化，如果有氮殘留在襯底表面，氮會成為后續(xù)柵氧化層氧化的障礙，它阻礙氧化劑的擴散從而使得柵氧化層生長過程中出現(xiàn)局部氧化不均勻，而且氮殘留也使得襯底表面不光滑，這也導(dǎo)致柵氧化層生長不均勻[5,6]，從而使得器件柵氧化層的可靠性出現(xiàn)問題。

2 實驗內(nèi)容

實驗是在12寸的NOR型浮柵閃存工藝平臺上進行的。測試結(jié)構(gòu)是70 μm×220 μm的NMOS和PMOS電容，其中包含有3種測試結(jié)構(gòu)，分別是塊狀多晶硅柵結(jié)合塊狀有源區(qū)、塊狀多晶硅柵結(jié)合條狀有源區(qū)以及條狀多晶硅柵結(jié)合塊狀有源區(qū)。

圖1列出了從隧穿氧化層到外圍器件柵氧化層的工藝流程。在生長隧穿氧化層的過程中，會使用到1050℃、30 min的N2O退火以氮化SiO2和襯底Si的界面，這樣可以提高隧穿氧化層的質(zhì)量，最后隧穿氧化層的生長厚度為9 nm，外圍電路器件的柵氧化層厚度為16 nm。由于隧穿氧化層的生長是在外圍器件的柵氧化層前，所以在隧穿氧化層的氮化過程中，外圍器件的襯底上也會被氮化。在去除外圍電路區(qū)隧穿氧化層、浮柵和柵間介質(zhì)步驟中使用了干法蝕刻結(jié)合濕法蝕刻的方法，具體來說是先用干法蝕刻去除柵間介質(zhì)、浮柵和一部分隧穿氧化層，最后用緩沖氧化蝕刻劑的濕法蝕刻將剩余的隧穿氧化層清除干凈。在Sze-Yu Wang等人的研究[7]基礎(chǔ)上以及考慮到加入額外的氧化過程會導(dǎo)致器件性能出現(xiàn)改變，我們在去除外圍電路的隧穿氧化層、浮柵及柵間介質(zhì)時設(shè)計了不同的過量濕法蝕刻。這個目的是要將外圍電路區(qū)襯底表面的氮殘留清除干凈，以便長出高質(zhì)量的柵氧化層。表1列出了不同的實驗條件，以無氮化技術(shù)的隧穿氧化層以及過量濕法蝕刻150%作為參照條件，在此基礎(chǔ)上設(shè)計了不同的過量蝕刻條件進行對比分析。

實驗測試使用斜坡電壓（Voltage Ramp,Vramp）和經(jīng)時絕緣擊穿（Time Dependence Dielectric Breakdown, TDDB）[8]來表征柵氧化層的可靠性。

圖1 隧穿氧化層到外圍電路器件柵氧化層的工藝流程

表1 不同實驗條件內(nèi)容

3 實驗結(jié)果

對Vramp早期失效樣品進行失效分析，先用發(fā)射式電子顯微鏡（EMMI）對失效點進行定位，然后用聚焦離子束顯微鏡（FIB）進行橫截面切片，從圖2中我們可以觀察到在經(jīng)過Vramp測試后，柵氧化層已被燒毀，說明在失效樣品的柵氧化層中存在著較為嚴(yán)重的缺陷導(dǎo)致了早期失效的發(fā)生。

圖2 EMMI定位和FIB橫截面切片照片

用二次離子質(zhì)譜（SIMS）對不同條件的隧穿氧化層進行元素分析。從圖3可以觀察到，對比無氮化技術(shù)的隧穿氧化層，有氮化技術(shù)的隧穿氧化層在4 nm的界面明顯存在一個N元素的峰并且向襯底分布。這表明了由于隧穿氧化層氮化技術(shù)的引入，使得襯底區(qū)域也被氮化了。在經(jīng)過過量蝕刻后，再用SIMS進行分析，可以看到襯底表面的氮殘留已經(jīng)被去除掉（見圖4）。圖4中襯底表面的O峰應(yīng)該是樣品制備過程中自然氧化形成的。

圖5是不同過量蝕刻的Vramp韋伯圖。圖中有兩種失效模式：模式A，擊穿電壓≤操作電壓，表征早期失效；模式B，操作電壓＜擊穿電壓＜2.3倍操作電壓，超過模式B的擊穿電壓表明介質(zhì)的可靠性達到業(yè)界標(biāo)準(zhǔn)。從圖中可以看到即使以相同的過量蝕刻，但是有氮化技術(shù)的實驗還是出現(xiàn)了早期失效點，而只有達到200%的過量蝕刻量后才沒有早期失效點，但是和無氮化技術(shù)的分裂比起來，柵氧化層的擊穿電壓還是低了將近2 V。過量蝕刻加到250%，既無早期失效點，同時擊穿電壓也接近到無氮化技術(shù)的數(shù)值。這表明了在對襯底表面的氮殘留進行充分的去除后，可以生長出比較高質(zhì)量的柵氧化層。

在表2基于熱化學(xué)擊穿模型的TDDB測試中，在與無氮化技術(shù)分裂同等量的蝕刻條件下，柵氧化層的壽命達不到10年，只有將蝕刻量加大的條件下才能保證10年的可靠性。

圖3 二次離子質(zhì)譜（SIMS）對不同條件隧穿氧化層進行元素分析

圖4 經(jīng)過過量蝕刻后的SIMS分析圖

圖5 不同過量蝕刻的Vramp韋伯圖

圖中T表示厚的氧化柵，B表示塊狀多晶硅柵結(jié)合塊狀有源區(qū)，F(xiàn)E表示塊狀多晶硅柵結(jié)合條狀有源區(qū)，PE表示條狀多晶硅柵結(jié)合塊狀有源區(qū)， N/P分別是N/P型井。(a)為實驗條件1，無失效點；(b)為實驗條件2，有失效點；(c)為實驗條件3，無失效點；(d)為實驗條件4，無失效點。

表2 PMOS和NMOS的TDDB壽命

4 結(jié)論和分析

通過對不同實驗條件的柵氧化層元素進行分析，我們可以看到由于氮殘留使得柵氧化層生長過程中產(chǎn)生缺陷從而導(dǎo)致了氧化層的可靠性達不到業(yè)界標(biāo)準(zhǔn)。使用過量濕法蝕刻可以將襯底表面的氮殘留清除掉，同時由于僅僅是使用了過量的濕法蝕刻，并沒有引入額外的制程，使得對整個工藝流程并沒有帶來太多的改動。從Vramp數(shù)據(jù)來看，在過量250%的蝕刻后，柵氧化層的擊穿電壓可以達到無氮化技術(shù)的水平，同時TDDB的數(shù)據(jù)表明這種方式也能達到業(yè)界的10年可靠性要求。

[1]D J Dumin, J R Maddux. Correlation of Stress-Induced Leakage Current in Thin Oxides with Trap Generation Inside the Oxides[J]. IEEE Trans. Electron Devices, 1993,40：986.

[2]H Fukuda, M Yasuda, T Iwabuchi, S Ohno.Novel N2O-Oxynitridation Technology for Forming Highly Reliable EEPROM Tunnel Oxide Films[J]. IEEE Electron Device Lett, 1991,12(11)：587-589.

[3]Y Okada, P J Tobin, K G Reid, R I Hegde, B Maiti, S A Ajuria. Furnace GrownGate Oxynitride Using Nitric Oxide[J]. IEEE Trans Electron Devices, 1994, 41(9)：1608-1613.

[4]J DeBlauwe, D Wellekens, J Van Houdt, R Degraeve, L Haspeslagh, G Groeseneken, H E Maes.Impact of Tunnel Oxide Nitridation on Endurance and Read-Disturb Charac-teristics of Flash E2PROM Devices[J]. Microelectron Eng, 1997, 36(1-4)：301-304.

[5]J A Appels, E Kooi, M M Paffen, J J H Schatorie, W-f i C G Verkuylen. Local oxidation of silicon and its application in semiconductor-device technology[M].Philips Res ReptL, 1970, 25.118.

[6]B H Vromen. Nitrogen-silicon reaction and its influence on the dielectric strength of thermal silicon dioxide[M]. Phvs Lek, 1975, 27(152).

[7]S z e-Yu Wa n g, C h i h-Yu a n C h i n, e t c.Mechanisms and Solutions to Gate Oxide Degradation in Flash Memory by Tunnel-Oxide Nitridation Engineering[J].IEEE Electron Device Letters, 2005, 26(6).

[8]JEDEC-35. Procedure for the Wafer Level Testing of Thin Dielectric[S].