基于DSP Builder的電子技術仿真實驗平臺

付 莉,高興泉

(吉林化工學院 信息與控制工程學院,吉林 吉林 132022)

基于DSP Builder的電子技術仿真實驗平臺

付 莉,高興泉

(吉林化工學院 信息與控制工程學院,吉林 吉林 132022)

為解決電子技術課程學時少、實驗量大,學生對系統(tǒng)級通信知識了解少而難于建立模型的問題,提出一種基于DSP Builder的電子技術仿真實驗平臺的設計方法。以FSK調(diào)制器、幅度調(diào)制信號發(fā)生器和移相信號發(fā)生器為例,分別在該仿真實驗平臺建立模型并利用DSP Builder軟件進行系統(tǒng)仿真,最終轉(zhuǎn)換為硬件語言模塊下載到硬件中,利用FPGA中的邏輯分析儀再次驗證移相信號發(fā)生器設計的結果。在算法級系統(tǒng)設計方面,該仿真實驗平臺易于建立模型,實現(xiàn)簡單,有利于學生對電子技術知識的掌握,增強自主學習能力。

電子技術;DSP Builder/FPGA;移相信號發(fā)生器;實驗平臺

電子技術課程是電類與控制類工科專業(yè)學生的技術基礎課程,也是重要的專業(yè)基礎課程之一[1-3]。該課程包括模擬電子技術和數(shù)字電子技術兩部分內(nèi)容,理論和實際結合緊密。作為專業(yè)基礎課程,由于實驗量大、實驗設備有限、學時少,學生對算法級通信新知識了解少,并且難于建模。

本文提出一種基于DSP Builder的電子技術仿真實驗平臺的設計方法。該平臺利用Matlab與可編程器件的結合[4],在電子技術課程中引入了大量電子信息、算法等設計內(nèi)容。由于學生在前期的學習中已基本掌握了Matlab和FPGA的基礎知識和設計方法,所以在Matlab/Simulink圖形設計平臺上,把QuartusII作為底層設計工具,使兩者充分結合以發(fā)揮最大優(yōu)勢,在算法仿真模型仿真成功后直接完成硬件轉(zhuǎn)換,既拓展了新內(nèi)容,又有利于學生掌握系統(tǒng)級模型的建立。通過這樣的思維拓展和引導,學生在課程設計中熟悉了電子設計的方法,對EDA技術的應用也將更加深入[5]。

1 仿真實驗平臺教學環(huán)境

DSP Builder軟件是一種算法級設計軟件,它具有Matlab/Simulink和QuartusII軟件工具之間的接口,可以通過Signal Compiler將Simulink中設計的模型文件轉(zhuǎn)換為VHDL語言文件、網(wǎng)表文件和TCL腳本[6],這也是DSP Builder設計過程中最關鍵的部分。該實驗平臺設計流程[7]如圖1所示。

圖1 設計流程圖

仿真實驗平臺融合多個EDA技術仿真軟件于一體,是嵌入Matlab軟件中的一個Simulink工具箱。在安裝DSP Builder后,設計者可以根據(jù)算法模型調(diào)用工具箱內(nèi)的模塊,完成圖形化建模;可以利用階躍信號、示波器等模塊進行仿真以驗證結果。整個過程不需要連接硬件就可驗證系統(tǒng)級設計的正確性。如果有相應硬件,也可以通過Signal Compiler轉(zhuǎn)換硬件語言文本,下載到硬件,察看具體設計結構。

DSP Builder軟件的學習，基礎扎實的學生很容易入手,而由于使用該軟件設計思路清晰,建立模型方便易懂,即使學生沒有掌握好硬件設計方法和編程語言,仍然能快速運用和觀察設計效果。相比數(shù)字型時序仿真,以圖像顯示波形會更加生動、直觀。

2 DSP Builder實驗平臺實現(xiàn)

DSP Builder實驗平臺可以完成一些特定的設計,尤其在信號處理方面,例如模擬信號處理和產(chǎn)生、模塊算法等。本文以信號處理技術中頻移鍵控信號發(fā)生器、幅度調(diào)制信號發(fā)生器和移相信號發(fā)生器為例進行驗證,同時下載到FPGA硬件開發(fā)平臺,利用邏輯分析儀察看結果,充分顯示該平臺的靈活性。

2.1 FSK調(diào)制器設計

移頻鍵控(frequency shift keying,FSK)是一種數(shù)字調(diào)制技術。二進制頻移鍵控(binary frequency shift keying,2FSK)是根據(jù)二進制數(shù)字基帶信號鍵控頻譜變化,具有誤碼率低、抗衰減和抗噪聲性能好、實現(xiàn)容易等優(yōu)點[8],廣泛應用于中低速數(shù)據(jù)傳輸。2FSK設計選擇直接調(diào)制,利用Simulink模塊中的脈沖發(fā)生器來模擬產(chǎn)生外部時鐘信號,根據(jù)二進制時鐘信號不同,通過二選一數(shù)據(jù)選擇器模塊得到其中有2個不同頻率的載波f1和f2。選出的頻率信號植入正弦波發(fā)生器,即可得到移頻鍵控調(diào)制數(shù)字量信號,但在實際應用中,仍需數(shù)模轉(zhuǎn)換模塊DAC進行信號變換，以觀察實驗結果。2FSK調(diào)制模型[9]如圖2所示。

圖2 2FSK調(diào)制模型

圖2中,在Pulse Generator和Multiplexer控制下,選擇2路頻率,得到某一頻率后進入正弦波發(fā)生器。圖中Adder、Delay和LUT模塊共同構成了正弦波發(fā)生器,最終輸出8 bit數(shù)據(jù),利用模擬示波器可以觀察仿真結果(見圖3)。

圖3 2FSK調(diào)制仿真波形截屏圖

2.2 幅度調(diào)制信號發(fā)生器設計

幅度調(diào)制也是一種調(diào)制技術,這種調(diào)制使載波信號的幅度隨調(diào)制信號變化而變化,也是有效的低頻信號加載于高頻信號的過程。AM調(diào)制[10-11]在無線電廣播系統(tǒng)中應用廣泛。

對于單頻正弦波的載波信號,調(diào)制輸出信號與輸入調(diào)制信號為線性關系。幅度調(diào)制模型中有3路信號——調(diào)制波、載波和調(diào)制后波形,調(diào)制后波形與載波和調(diào)制波之間有著密切關系:

F=Fdr(1+Fam·m)

其中,m是調(diào)制度,范圍(0,1);Fam是調(diào)制信號的幅度值;Fdr為載波信號;F為調(diào)制后信號。利用DSPBuilder工具箱中的模塊進行3路信號模型搭建[12]。

幅度調(diào)制模型如圖4所示。本設計選通信號的m為0.5,圖中上部分加法器、延時、總線和LUT是一個基本DDS模型,生成調(diào)制信號,Fam數(shù)據(jù)位8bit。在調(diào)制波作用下,與八選一數(shù)據(jù)選擇器選定的選通信號進行乘法運算。根據(jù)3路信號表達式,在生成調(diào)制后波形時有數(shù)字“1”進行加和,對應8bit數(shù)據(jù)在ADDER中需進行數(shù)據(jù)量“128”與之相加。同理,“512”為數(shù)據(jù)量轉(zhuǎn)換中的變換。圖4中最下面的部分為載波模型,同樣是一個基本DDS模型,其中載波的頻率較大,所以模擬信號進入的數(shù)值較大,有效控制載波頻率。

圖4 幅度調(diào)制信號發(fā)生器模型

在圖4中,20和51234567為調(diào)制波和載波的頻率控制字。為了方便觀察圖像,載波幅值選擇500,調(diào)制波幅值為128,幅度調(diào)制Simulink仿真波形如圖5所示。

圖5 幅度調(diào)制仿真波形截屏圖

2.3 移相信號發(fā)生器設計

移相信號發(fā)生器有兩種基本實現(xiàn)方式——模擬移相和數(shù)字移相[13]。由于對非正弦波移相會發(fā)生畸變,目前主要由DDS模型實現(xiàn),具有實現(xiàn)速度快、相位連續(xù)、頻率分辨率高等特點。

高精度晶體振蕩器、波形存儲器、相位累加器、相位調(diào)制器和DAC構成了直接數(shù)字頻率合成器。其中,相位累加器是整個系統(tǒng)的核心。在系統(tǒng)時鐘作用下,通過頻率控制字的輸入,經(jīng)過相位累加器、相位調(diào)制器和波形查找表,最后在數(shù)模轉(zhuǎn)換DAC下輸出相應頻率的正弦波。頻率字的控制量決定了輸出頻率的大小,且頻率字較大,相對于相位控制字則一般為10bit左右。

移相信號發(fā)生器共輸出兩路信號,但信號頻率相同,其中一路為參考信號[14-15],另一路信號僅相位有移動,即超前或滯后一角度。兩路信號可設定指定的參數(shù)值,其幅度和頻率可同步數(shù)控。根據(jù)以上原理和方法,利用開發(fā)平臺DSPBuilder實現(xiàn)移相信號發(fā)生器,其模型如圖6所示。

圖6 移相信號發(fā)生器設計模型

模型中常量輸入頻率控制字和移相控制字。在頻率生成模塊中,32bit數(shù)據(jù)加法器后延時,其中高10bit再次與移相控制字累加,進行相位調(diào)制器工作部分。利用查找法,在正弦波模塊中生成移相信號,利用Simulink仿真輸出波形(見圖7),其中第一路信號為基準信號,第二路為移相信號,第三路是內(nèi)部數(shù)據(jù)存儲器中地址信號。

圖7 2FSK調(diào)制仿真波形

利用SingalCompiler工具可以進一步將模型轉(zhuǎn)換成VHDL硬件語言,采用自動流程即可完成建模;在QuartusII軟件中打開VHDL文件,可以了解內(nèi)部工作過程。但這種描述是RTL級描述,對應硬件結構,仍需仿真驗證。為了更好地對比模型結果,可以利用嵌入式邏輯分析儀實時測試,對生成的VHDL模塊綜合、適配、下載,并引入相同監(jiān)測參數(shù)觀察邏輯分析波形(見圖8)。

圖8 SignalTapII Logic Analyzer仿真波形

對兩種方式的模型設計進行了實驗驗證,結果效果相同。所以,對應算法級設計,可以讓學生利用DSPBuilder平臺和FPGA更好地進行合理建模和仿真,為后續(xù)硬件搭建和系統(tǒng)級設計打下良好的基礎。

3 結束語

基于DSPBuilder/FPGA建立的電子技術仿真實驗平臺,可以幫助學生設計和調(diào)試一些實用的數(shù)字電子產(chǎn)品,把學習過的Matlab課程和FPGA基礎設計內(nèi)容緊密聯(lián)系一起,對算法級設計有清晰的模型搭建能力,降低設計難度。這種有關于通信方面的電子設計內(nèi)容可以幫助學生在硬件系統(tǒng)中構建模型,提高自主學習能力,也有利于學生在后續(xù)專業(yè)通信課程知識的掌握。

)

[1] 陳忠華,李紅.電子技術課程設計教學改革探討[J].黑龍江教育學院學報,2010,29(4):63-65.

[2] 賀付亮,聶秋玉.“電子技術課程設計”課程探索[J].電氣電子教學學報,2010,32(1):32-33.

[3] 楊慧敏.電子技術課程實踐環(huán)節(jié)的探索與改革[J].實驗室研究與探索,2004,23(3):61-62.

[4] 王前,李韜.基于DSPBuilder實現(xiàn)《數(shù)字信號處理》實驗教學新方法[J].實驗技術與管理,2005,22(9):74-76.

[5] 周麗芹,李明揚,樊銘遠,等.基于FPGA的數(shù)字電子技術實驗系統(tǒng)的開發(fā)[J].教育教學論壇,2012(10):264.

[6] 楊田,盛利元,張占鋒.基于DSPBuilder的混沌跳頻通信系統(tǒng)設計[J].計算機測量與控制,2012,20(1):225-227.

[7] 潘松,黃繼業(yè).EDA技術與VHDL[M].北京:清華大學出版社,2007:317-350.

[8] 鄭爭兵.基于FPGA的FSK調(diào)制解調(diào)系統(tǒng)設計[J].陜西理工學院學報:自然科學版,2012,28(5):20-23.

[9] 潘松,黃繼業(yè),王國棟.現(xiàn)代DSP技術[M].西安:西安電子科技大學出版社,2003:68-105.

[10] 馮煦,鐘衛(wèi),胡亮,等.基于DDS的多調(diào)制功能正弦信號發(fā)生器[J].研究與開發(fā),2010,29(1):39-41.

[11] 張潔,王賦攀.雙邊帶幅度調(diào)制及其MATLAB仿真[J].科技經(jīng)濟市場,2006(9):58-59.

[12] 李杰,王愛民,董利科.基于DSPBuilder的電壓閃變測量的數(shù)字化設計[J].電力系統(tǒng)保護與控制,2010,38(19):190-194.

[13] 付莉.潘明.基于FPGA數(shù)字移相信號發(fā)生器設計[J].微計算機信息，2009,25(5):175-177.

[14] 郝小江,伍剛,周玉榮.基于FPGA的數(shù)字移相信號發(fā)生器設計[J].微計算機信息,2009,25(2):181-182.

[15] 曹亞楠,王秀娟,劉繼光.基于DDS的數(shù)字移相信號發(fā)生器[J].煤礦現(xiàn)代化，2010(1):75,77.

Simulation experimental platform for Electronic Technology course based on DSP Builder

Fu Li,Gao Xingquan

(College of Information & Control Engineering,Jilin Institute of Chemical Technology,Jilin 132022,China)

In order to solve the problem with short of class hours,a mass of experiment for electronic technology and difficult to build model because of less knowledge of the system level communication to students,a kind of simulation experimental platforms based on DSP Builder/FPGA is proposed. FSK modulator,amplitude modulation signal generator and phase-shift signal generator,which are modeled and emulated,are taken for example. The simulation finally is converted to hardware language modules by DSP Builder software,which is downloaded to the hardware. The simulation results are verified by reusing the logic analyzer of FPGA. Through experimental verification,in terms of algorithm level system design,the simulation platform is easy to be modeled and simple to be achieved. The knowledge of Electronic Technology is easy to be mastered,and the self-learning ability is enhanced for students.

electronic technology; DSP Builder/FPGA; phase shift signal generator; experimental platform

2014- 05- 07

吉林省科技發(fā)展計劃項目(20090148);吉林省教育廳項目(20140352)

付莉(1985—),女,吉林省吉林市,碩士,講師,研究方向為EDA技術及電子技術.

E-mail：fuli247012412@126.com

G434;TP391.9

A

1002-4956(2015)1- 0134- 04