基于多核DSP 的FMCW SAR 實時處理設(shè)計

孔 石，張義飛

(中國空空導(dǎo)彈研究院，河南洛陽 471099)

合成孔徑雷達(synthetic aperture radar，SAR)是一種全天候、全天時高分辨率微波遙感成像雷達，自20 世紀50年代以來，其技術(shù)得到了飛速的發(fā)展。調(diào)頻連續(xù)波(FMCW)合成孔徑雷達是一種新近被提出來的成像雷達體制，它具有體積小、質(zhì)量輕、成本低、分辨率高、低截獲概率等一系列優(yōu)點，可以安裝在無人機甚至航模上，將在國民經(jīng)濟和國防建設(shè)中發(fā)揮越來越大的作用［1-2］。

FMCW SAR 處理運算量大，對計算精度要求較高，所以國內(nèi)SAR 處理一般采用傳統(tǒng)的FPGA +多片浮點DSP 協(xié)同并行處理的架構(gòu)。FPGA 一般用于實現(xiàn)濾波，距離脈壓等實時性要求高的計算，而DSP 用于實現(xiàn)精度要求較高的運動補償以及方位向處理。由于單片DSP 處理性能有限，信號處理涉及多片DSP 并行流水處理以及數(shù)據(jù)傳輸設(shè)計，系統(tǒng)實現(xiàn)較繁瑣［3］。近年來數(shù)字信號處理芯片出現(xiàn)了多核發(fā)展的趨勢［4-5］，本研究所介紹的系統(tǒng)采用TI 公司的8 核心1. 25 GHz 主頻的DSP TMS320C6678 進行SAR 實時信號處理，其多片互聯(lián)架構(gòu)，高存儲帶寬，通用的串行互連接口整合進一步提升了DSP 的系統(tǒng)綜合性能。

1 基于FMCW 的SAR 實時成像算法流程

雷達回波與參考信號進行差頻處理后，信號形式為其中:^t 為快時間;tm為慢時間;γ 為距離向調(diào)頻率;Ri為目標(biāo)到雷達平臺的距離;參考距離設(shè)為Rref，RΔ=Ri-Rref;在快時間域中，Sif為頻率與距離差RΔ成正比的單頻脈沖，所以對該差頻信號進行傅里葉變換便可在頻域得到各距離回波的sinc 狀窄脈沖，即脈沖壓縮的結(jié)果表現(xiàn)在頻域里［6］。

式(1)中的第三相位為剩余視頻相位(RVP)，它會對回波多普勒產(chǎn)生影響，所以應(yīng)將其去除。不同距離的回波包絡(luò)在時間上是錯開的，希望將不同距離的回波在距離上取其，所以要進行去斜處理，去斜的結(jié)果RVP 項也隨之消失。去斜因子為

由于雷達與目標(biāo)的相對運動，二者之間的距離會隨時間變化，產(chǎn)生距離徙動，距離徙動的產(chǎn)生模型如圖1 所示。

圖1 斜視時距離徙動的示意圖

由于作用距離近并且子孔徑較小，所以距離彎曲量很小，本文只進行距離徙動校正［7］。

載機運動不平穩(wěn)使雷達與點目標(biāo)之間的距離變化出現(xiàn)誤差，所以需要進行運動補償。運動補償主要包括2 個方面:法平面和沿航線運動誤差的補償。由于本文所述系統(tǒng)子孔徑很小，假設(shè)在單一子孔徑內(nèi)航向速度不變，斜距變化與慢時間無關(guān)，所以只補償法平面內(nèi)的運動誤差［8］。由回波數(shù)據(jù)可以估計出法平面內(nèi)的運動加速度，進而得到法向距離誤差，構(gòu)造補償因子為

其中，r(tm)為由法平面加速度求得的法平面內(nèi)的運動誤差。

合成孔徑雷達的方位向信號為線性調(diào)頻信號，同一目標(biāo)的能量在一個子孔徑時間內(nèi)是分散的，為了將同一個目標(biāo)的信號能量聚焦在一起，要對方位信號進行脈沖壓縮處理。與距離向脈壓方式相同，方位脈壓的結(jié)果也表現(xiàn)在頻域里，參考函數(shù)為

其中，fdc與fdr均為由回波數(shù)據(jù)估計出來的多普勒中心與多普勒調(diào)頻率。

綜合上述步驟，F(xiàn)MCW SAR 實時成像算法流程如圖2所示。

圖2 FMCW SAR 實時成像算法流程

2 系統(tǒng)硬件設(shè)計方案

信號處理硬件主要基于最新的高性能多核DSP 來實現(xiàn)。TMS320C6678 數(shù)字信號處理芯片具有8 個核心，當(dāng)運行在1.25 GHz 的時候，8 核并行峰值浮點性能達160GFLOPS。該DSP 支持三級存儲架構(gòu)，每個內(nèi)核都配置了32kB 一級程序存儲器(L1P)，32kB 一級數(shù)據(jù)存儲器(L1D)以及512KB 二級存儲器(L2)，并具有4MB 的多核共享存儲器，每片DSP 外接DDR3 容量高達2GB。增強型直接存儲器存取控制器(EDMA3C)可以實現(xiàn)各級存儲之間的高速數(shù)據(jù)流通。TMS320C6678 集成了4 通道Serial RapidIO 接口，可以實現(xiàn)與前端FPGA 的高速互聯(lián)。該接口可配置為1x(1 通道)、2x(2 通道)、4x(4 通道)工作模式，每個通道速度可配置為1.25 GHz、2.5 GHz、3.125 GHz、5 Gbps。該DSP 還支持千兆以太網(wǎng)接口，可以實現(xiàn)與主機通信［9］。信號處理板的功能框圖見圖3。

AD 采集的每一個距離向回波數(shù)據(jù)送至FPGA 緩存，通過高速Serial RapidIO 發(fā)送至DSP，在DSP 中首先進行距離向處理，處理完后將數(shù)據(jù)發(fā)送至DDR3 SDRAM 中，待以后方位向處理。當(dāng)距離向積累滿一個子孔徑后，DSP 再將數(shù)據(jù)從DDR3 中讀出進行參數(shù)估計、徙動校正、運動補償、方位壓縮等處理。方位向處理完成后再將數(shù)據(jù)發(fā)送至DDR3 中，留作以后的拼圖用。

圖3 功能框圖

3 系統(tǒng)軟件設(shè)計方案

3.1 TMS320C6678 多核任務(wù)分配與同步

DSP 工作模式為數(shù)據(jù)流模式(Data Flow Model)，核0 —核3 進行距離向處理;核4 — 核7 并行處理之后的算法，包括多普勒中心估計、距離徙動校正、多普勒調(diào)頻率估計和方位壓縮。數(shù)據(jù)流通模式如圖4 所示。

DSP 外掛DDR3 SDRAM 所需容量分析:Page1:原始數(shù)據(jù)為16 384 ×512 點復(fù)數(shù)矩陣，共64 MB，Page2:距離向處理結(jié)果為16 384 ×512 點復(fù)矩陣，共64 MB，Page3:距離徙動校正之后每個距離向截取有效地2048 點，校正結(jié)果為2 048 ×512 點復(fù)矩陣，共8 MB，Page 4:矩陣轉(zhuǎn)置結(jié)果為512 ×2 048點復(fù)矩陣，共8 MB，Page 5:成像結(jié)果為2 048 ×512 點的實矩陣，共4 MB。因為距離向數(shù)據(jù)是不斷采集的，在進行前一個子孔徑的方位向處理時，下一個子孔徑的距離向數(shù)據(jù)在不斷積累，所以還需要128 MB(Page1 +Page2)的空間用于子孔徑積累。所需DDR3 SDRAM 總?cè)萘繛?76 MB。

采用信號量(Semaphore)進行多核同步，信號量的獲取(Acquire)與釋放(Release)可以向DSP 核產(chǎn)生中斷，通知DSP 進行算法處理。此種同步方式與BIOS 同步相比，不僅操作簡單便于調(diào)試，而且代碼量大大減小。

圖4 數(shù)據(jù)流通模式

3.2 TMS320C6678 實時成像軟件設(shè)計

該系統(tǒng)針通過將SAR 二維回波數(shù)據(jù)進行分塊操作，充分發(fā)揮TMS320C6678 多核并行處理的優(yōu)勢，實現(xiàn)實時成像，DSP 實時成像處理流程為:

第一部分:進行距離向去斜處理，移除回波信號的剩余視頻相位。FPGA 通過Serial RapidIO 接口向DSP 發(fā)送前端AD 采集的回波數(shù)據(jù)，DSP 核0 至核3 的協(xié)調(diào)工作模式為:FPGA 將第i 個距離向數(shù)據(jù)發(fā)送至DSP core0 的L2，core0 接受完成后會響應(yīng)中斷，進入中斷服務(wù)子函數(shù)處理第i 個距離向數(shù)據(jù);FPGA 發(fā)送完第i 個距離向后，開始向DSP core1 發(fā)送第i+1 個距離向，core1 接受完成后響應(yīng)中斷，處理第i+1個距離向。以此類推，后面的距離向依次發(fā)給core2，core3。每個核接收距離向的時間間隔為1/PRF×4 = 2 ms，所以每個距離向的處理時間必須控制在2 ms 內(nèi)，單核距離向處理時間為1.158 2 ms，滿足實時性要求。各核將處理之后的距離向數(shù)據(jù)通過DMA 搬至DDR3 SDRAM 中，當(dāng)方位向點數(shù)積累至512 點時開始進行以下算法處理。

第二部分: 多普勒中心估計。選取一部分場景(800 ×512)進行估計，雖然本部分算法按方位向進行處理，但是由于數(shù)據(jù)量較小，且只進行一次操作，所以不需要進行矩陣轉(zhuǎn)置。將數(shù)據(jù)按距離向分塊，每核處理的數(shù)據(jù)量為200 ×512點。需要在DSP 的共享存儲器(MSM)中開辟一個長度為800 點的浮點類型數(shù)組，用來存放由每個方位向數(shù)據(jù)估計出來的角度，最后再由各核將其讀出，取中值得多普勒中心。涉及MSM 的讀寫操作要維護好cache 一致性。

第三部分:校正距離徙動與距離脈壓。距離徙動按距離向進行處理，每核需要處理的數(shù)據(jù)量為16 384 ×128 點，校正完成后每個距離向截取2 048 點。

第四部分: 矩陣轉(zhuǎn)置。第三部分的結(jié)果數(shù)據(jù)在DDR3 SDRAM 中按距離向存放，因為之后的多普勒調(diào)頻率估計和方位壓縮均要按方位向操作，所以要進行矩陣轉(zhuǎn)置。轉(zhuǎn)置之后利于DMA 按幀連續(xù)讀取，相比按地址跳轉(zhuǎn)讀取節(jié)省了時間。采用分塊轉(zhuǎn)置的方法:首先將大塊矩陣(2 048 ×512)分成小塊矩陣(128 ×128)，再將各小塊矩陣進行轉(zhuǎn)置，最后將各轉(zhuǎn)置之后的小塊矩陣拼接起來，這樣就完成了整個大矩陣的轉(zhuǎn)置。每核進行512 ×512 點的復(fù)矩陣轉(zhuǎn)置，將轉(zhuǎn)置之后的矩陣拼接成2 048 ×512 點的大矩陣。矩陣轉(zhuǎn)置前后的數(shù)據(jù)都要保存，轉(zhuǎn)置前的數(shù)據(jù)存放在DDR3 Page 3 中，用于后面的運動補償，轉(zhuǎn)置之后的結(jié)果存放在DDR3 Page 4 中，用于多普勒調(diào)頻率估計和方位脈壓。轉(zhuǎn)置過程在DSP 中的操作如圖5 所示。

第五部分:多普勒調(diào)頻率估計。取能量最大的前160 個方位向進行估計，所以每個核需處理的數(shù)據(jù)量為40 ×512 點的復(fù)矩陣，此處涉及對MSM 的讀寫操作，故也需要維護cache 一致性。

第六部分:運動補償。按距離向進行補償，每核處理的數(shù)據(jù)量為2048 ×128 點的復(fù)矩陣。

第七部分:方位壓縮。構(gòu)造方位向補償因子，各核處理數(shù)據(jù)量為512 ×512 點的復(fù)矩陣，對方位壓縮結(jié)果取模輸出，至此子孔徑成像完成。

圖5 矩陣轉(zhuǎn)置操作示意圖

3.3 系統(tǒng)實驗參數(shù)說明

實驗中的雷達參數(shù)為:發(fā)射信號帶寬B =300 MHz，脈沖寬度Tp=5e -4 s，波長λ =8.6 mm，脈沖重復(fù)頻率PRF =2 000 Hz，飛行速度v=52 m/s，中心斜距Rs=5 260 m，斜視角φ=1.084 2°。每個子孔徑距離向采樣點數(shù)為16 384 點，方位向采樣點數(shù)為512 點。

3.4 軟件效率分析

距離向處理時間分析如表1 所示。

表1 DSP 處理每個距離向效率ms

因為PRF=2 000 Hz，所以2 個距離向的產(chǎn)生間隔為500 μs，但是DSP 處理一個距離向需要1.158 2 ms，所以4 個核處理距離向是可以滿足實時性要求的。

算法各步驟效率分析如表2 所示。

表2 軟件各部分效率ms

距離向累積512 點所需時間為: 500 μs ×512 = 256 ms，核4 ～核7 進行算法處理只需196.04 ms，所以，此雷達成像系統(tǒng)可以滿足實時性要求。

4 結(jié)論

本研究分別從FMCW SAR 成像算法，系統(tǒng)硬件設(shè)計以及多核DSP 軟件設(shè)計3 個方面介紹了雷達實時成像系統(tǒng)的工作方式和流程。選擇新型多核DSP 芯片作為主處理器，充分發(fā)揮其強大的浮點處理能力，利用多核并行處理算法，提高了系統(tǒng)綜合性，避免了多片處理器的分散設(shè)計與調(diào)試，不僅節(jié)省了硬件資源，而且方便了軟件設(shè)計，提高了成像效率。

［1］van Rossum W，Otten M，van Dorp P.Multichannel FMCW SAR［C］//The 9th European conference on Synthetic Aperture Radar，Nuremberg，Germany，2012:279-282.

［2］Meta A，Hoogeboom P，Ligthart LP. Signal Processing for FMCW SAR［J］.IEEE Transactions on Geoscience and Remote Sensing，2007，45(11):3519-3532.

［3］Eugin Hyun，Woojin Oh，Jong-Hun Lee.Design and implementation of automotive 77 GHz FMCW radar system based on DSP and FPGA［C］//2011 IEEE International Conference on Consumer Electronics (ICCE). Las vegas，NV，2011:517-518.

［4］Gatherer Alan，Biscondi E. Multicore DSP programming models［In the Spotlight］［J］.IEEE Signal Processing Magazine，2009，26(6):220-222.

［5］Karam L J，AlKamal I，Gatherer Alan，et al.Trends in multicore DSP platforms［J］.IEEE Signal Processing Magazine，2009，26(6):38-49.

［6］Ian G.Cumming，F(xiàn)rank H.Wong.合成孔徑雷達成像—算法與實現(xiàn)［M］. 洪文，胡東輝，譯. 北京:電子工業(yè)出版社，2007.

［7］保錚，邢孟道，王彤.雷達成像技術(shù)［M］.北京:電子工業(yè)出版社，2005.

［8］包敏，周松，史林，等.一種適用于寬測繪帶彈載SAR 成像的運動補償方法［J］.西安電子科技大學(xué)學(xué)報，2013，40(4):188-196.

［9］Jieming M，Kerem K，Murtaza A，et al.Ultrasound phase rotation beamforming on multi-core DSP［J］. Utrasonics，2014，54(1):99-105.