一種半并行多芯片測試方法

王志平，季曉燕

(中國電子科技集團公司第五十四研究所，河北石家莊050081)

0 引言

目前，集成電路測試能力和水平不僅得到了很大的提高，且進入了高速發(fā)展時期，國際上高端的ATE集成電路測試設(shè)備主要集中在美國和日本，如美國的泰瑞達Teradyne公司的UltraFLEX測試系統(tǒng)、日本的愛德萬Advantest公司的V93000測試系統(tǒng)和T2000測試系統(tǒng)等，但自動測試系統(tǒng)價格昂貴，國內(nèi)為提高利用率，通常將硬件配置到基本狀態(tài)。

國內(nèi)射頻集成電路技術(shù)的研究主要都集中于設(shè)計和加工工藝上，其測試技術(shù)的研究也是近幾年才開展起來。目前，基于ATE的數(shù)字、模擬和混合集成電路測試技術(shù)已經(jīng)比較成熟，基于ATE的RF芯片測試技術(shù)尚在發(fā)展和完善中。因此，在現(xiàn)有的軟硬件條件下探索射頻測試的方法，突破射頻測試技術(shù)，實現(xiàn)多射頻芯片半并行測試，可有效縮短測試時間，減少測試成本，為射頻芯片的量產(chǎn)測試打下基礎(chǔ)。

1 高效半并行測試方案

多芯片(multi-site)并行測試可有效地降低RF射頻收發(fā)芯片的測試成本，但要實現(xiàn)完全的并行測試，并行數(shù)量越大，測試系統(tǒng)需要的硬件配置越高。

以V93000測試系統(tǒng)為例:為了支撐4路I/Q并行測試，需要2塊MBAV8模擬板卡;為實現(xiàn)8路RF信號并行測試，需要2套RF射頻板卡。而實際上，由于模擬板卡和射頻板卡利用率相對偏低，為提高設(shè)備利用率，一般僅配置到基本狀態(tài)，即2套RF射頻板卡和1塊MBAV8模擬板卡。

MSE是關(guān)于多芯片測試工作效率的一種表征方法，用百分數(shù)表示，是一個測試系統(tǒng)的品質(zhì)和是否適合高產(chǎn)測試的指示器［1，2］。MSE計算公式為:

MSE=(1－(((MSTT-SSTT)/NS－1)/SSTT)*100。式中，MSE為多芯片并行測試效率(%);SSTT為單芯片測試時間;MSTT為多芯片測試時間;NS為并行測試芯片個數(shù)

一般來說，V93000測試系統(tǒng)數(shù)字資源配置充足，模擬射頻部分資源僅配置到基本狀態(tài)，為減少測試時間，首先分析測試時間分布。

整個測試時間分布分為如下5個部分:①測試系統(tǒng)軟件/硬件啟動;②測試板啟動(繼電器…);③待測芯片啟動(電源/數(shù)字信號);④待測芯片測試(RF/基帶部分發(fā)射和接收測試);⑤Post流程(加載和計算，limit)。

為實現(xiàn)高效半并行測試，所有可并行的啟動設(shè)置只能運行一次。在上述所有步驟中，測試系統(tǒng)軟件/硬件啟動、測試板啟動和待測芯片啟動應該僅并行運行一次。對于后續(xù)流程來說，由于V93000測試系統(tǒng)具有將此流程隱藏加載和計算的功能，因此Post流程時間可以忽略。只有待測芯片測試部分應該被連續(xù)運行，增加了測試時間。待測芯片測試可簡單的定義為使用模擬/數(shù)字觸發(fā)后運行測試向量，整個運行過程的測試時間分為測試系統(tǒng)內(nèi)部運行(Analog，Digital，SW)和運行時間兩部分。

為了提高半并行多芯片測試效率，唯一可以串行運行的部分是“運行時間”，測試系統(tǒng)硬件部分多芯片之間的測試向量重啟時間也需要避免，也就是說所有多芯片運行時必須處于同一個向量集(shot)。

通過研究發(fā)現(xiàn)，為滿足上述所有需求，編寫測試程序時可參照單顆芯片的方案將多芯片測試放在一個向量集里。理想狀態(tài)下高MSE半并行測試執(zhí)行程序如圖1所示。

圖1 一個測試向量shot的半平行測試

2 模擬激勵

模擬激勵方面，在已有測試系統(tǒng)的硬件條件限制下，為了實現(xiàn)不同芯片的shot運行，唯一的方法是分享資源。因為在多芯片測試情況下，每個芯片使用的激勵是相同的，可以使用內(nèi)部或外部組件來進行分享。

2.1 RF激勵

RF射頻卡的第3類端口在內(nèi)部分解成2個相同的通道，這2個通道使用同一個射頻源。因此，如果V93000測試系統(tǒng)硬件包含2套射頻板卡，那么便擁有2個相同通道，可支持4顆芯片并行測試。當并行測試芯片的數(shù)量超過4顆，則需要外部的功率分路器(Power Splitter)來實現(xiàn)射頻源的共享，如圖 2 所示［3］。

圖2 RF激勵分享

2.2 基帶(Baseband)激勵

在基帶部分，一塊 MBAV8包含 4塊 VHF AWG，可以支持2個芯片的IQ輸入。如果支持4顆芯片，需要利用差分從一個AWG中得到2路信號。如果支持大于4顆芯片并行測試，需要外部緩沖器來驅(qū)動2個通道的信號，基帶激勵分享如圖3所示。

圖3 基帶激勵分享

因此，使用上述方法，可以基于有限的硬件資源同時驅(qū)動多個芯片。

3 模擬測量

在已有測試系統(tǒng)的硬件條件限制下實現(xiàn)半并行測試需要考慮的另一個問題是測量部分。當需測量的芯片大于1顆時，必須保證串行測試發(fā)生的幾率最低。

3.1 RF測量

假定V93000測試系統(tǒng)硬件包含2套射頻板卡和1塊MBAV8模擬板卡，這時V93000測試系統(tǒng)可以支撐4顆芯片的并行測試。對于大于4顆芯片并行的情況，V93000測試系統(tǒng)可以提供“多芯片交錯(site interlace)”功能來支持一個測試向量shot的半并行測試［4，5］。

多芯片交錯可以使用HW觸發(fā)在同一個Sequence程序中將繼電器切換至不同的通道(例如:從2A1到2B1)，不同通道對應著不同的待測芯片。采用這種方式，只需對同一個Sequence中的程序進行串行，而不需要串行不同的 Test Method［6，7］。

對于16顆芯片并行測試，需要使用測試板上的RF繼電器來進行通道切換，這些繼電器是由數(shù)字通道進行開關(guān)控制的?？梢栽跍y試向量中控制繼電器開關(guān)，測量時采用一個測試向量shot。RF繼電器如圖4所示。

圖4 RF繼電器

3.2 基帶(Baseband)測量

V93000測試系統(tǒng)的一塊MBAV8模擬板卡具有4個VHF數(shù)字化儀表，可以同時支持2對IQ信號的測量。因此，如果要實現(xiàn)4個芯片同時測量，需要尋找一種方法在同一個pattern實現(xiàn)不同通道的切換，從而提高MSE，目前主要有以下3種方式實現(xiàn)切換:Sequencer控制程序(V93000功能部件)、板級驅(qū)動數(shù)字通道控制和模擬開關(guān)代替數(shù)字控制的繼電器。

3.2.1 Sequencer控制程序

V93000測試系統(tǒng)擁有的一個獨特的功能是“Sequencer Controlled Utility”，公用通道借助專用的串行接口用數(shù)字信號進行控制。這種通道相比于通用靜止通道的優(yōu)勢在于可以在Sequencer中進行切換和同步讀取。這種接口需要至少4個數(shù)字管腳通過Utility Block連接到芯片測試板上，接口描述如表1所示。

表1 Utility接口描述

16個utility block是相互獨立的，可在同一時間通過各自的串行接口進行操作。Sequencer驅(qū)動通道如圖5所示。

圖5 Sequencer驅(qū)動通道

3.2.2 板級驅(qū)動數(shù)字通道控制

對于硬件無法支持Sequencer Controlled Utility功能的測試系統(tǒng)，它的數(shù)字通道的電流驅(qū)動能力無法驅(qū)動這些繼電器，這時可以通過增加驅(qū)動來提供足夠的電流。采用這種方式，可以用數(shù)字通道控制繼電器開關(guān)。板級驅(qū)動數(shù)字通道控制如圖6所示。

3.2.3 模擬開關(guān)代替數(shù)字控制的繼電器

最后一種方式是選擇不需要大電流驅(qū)動的模擬開關(guān)進行通道切換，這樣的話數(shù)字通道可以直接控制模擬開關(guān)切換，模擬開關(guān)如圖7所示。

圖6 板級驅(qū)動數(shù)字通道控制 圖7 模擬開關(guān)

4 實際測試情況比較

在實驗過程中進行了典型的RF到基帶和典型的基帶到RF通道的測試［8］。

測試的前提條件如下:芯片并行測試數(shù)量為8顆;測試系統(tǒng)硬件配置為2套射頻板卡和1塊MBAV8模擬板卡;激勵部分:RF的port3采用外部的功率分路器(Power Splitter)來實現(xiàn)射頻源的共享，AWG采用差分加外部緩沖器的方式。測量部分:RF部分采用多芯片交錯，基帶測量部分采用模擬開關(guān)。

4.1 基帶到RF測試

測試向量運行時間:4 Msps* 1 024 pts=＞250 us;射頻板卡開關(guān)切換時間為1 ms。BB-RF通道測試時間及MSE如表2所示。

表2 BB-RF通道測試時間及MSE

4.2 RF到基帶測試

基帶測試向量運行時間:4 Msps*1 024 pts=＞ 250 μs;模擬開關(guān)切換時間:＜10 μs。RF-BB 通道測試時間及MSE如表3所示。

表3 RF-BB通道測試時間及MSE

通過對比測試時間和MSE的結(jié)果可以看出，半并行狀態(tài)的MSE近乎等于全并行狀態(tài)的MSE，因此該測試方案可有效提高測試效率，降低測試成本。

5 結(jié)束語

舉例展示了在V93000測試系統(tǒng)硬件資源受限的條件下，如何利用測試系統(tǒng)資源和測試板相結(jié)合的優(yōu)勢實現(xiàn)半并行測試，提高了測試效率MSE，降低了測試成本，并為同類射頻芯片的半并行測試提供了有效參考。

隨著半導體技術(shù)的發(fā)展，衛(wèi)星通信領(lǐng)域、衛(wèi)星導航領(lǐng)域、雷達通信領(lǐng)域和電子通信領(lǐng)域等市場對射頻集成電路的需求日益劇增，因此無論是在射頻集成電路研發(fā)階段還是生產(chǎn)階段均有大量的測試需求，工業(yè)化生產(chǎn)將期望更高水平的并行測試效率和測試成本的進一步節(jié)約。

［1］WEIMER J.圖形測試:多工位模擬和混合信號器件并行測試效率的關(guān)鍵［J］.中國集成電路，2011，140(1):60－65.

［2］WEIMER J.使用Multi－Sector技術(shù)提高混合信號芯片的并行測試效率［J］.中國集成電路，2011，145(6):76－79.

［3］郭文剛，郗洪杰.陣列系統(tǒng)中多端口網(wǎng)絡噪聲系數(shù)測試分析［J］.無線電工程，2011，41(3):59 －61.

［4］王 智，陳寶林.基于VEE的射頻模塊自動測試系統(tǒng)設(shè)計［J］.無線電工程，2014，44(6):77 －80.

［5］陶新萱，廖海濤.Verigy 93000中直流參數(shù)的并行測試方法［J］.中國集成電路，2011，145(6):80 －83.

［6］裴頌偉，李兆麟，李圣龍，等.基于V93000的SoC中端口非測試復用的ADC和DAC IP核性能測試方案［J］.電子學報，2013，7(7):1 358 －1 364.

［7］陶新萱.Verigy 93000 SoC測試系統(tǒng)及測試中偏置電流的實現(xiàn)［J］.電子工業(yè)專用設(shè)備，2011，192(1):4 －6.

［8］馬康健，秦丹陽.多端口射頻開關(guān)矩陣控制測試系統(tǒng)［J］.無線電通信技術(shù)，2013，39(3):57－60.