搭橋晶粒多晶硅薄膜晶體管直流電應力下的退化行為與退化機制研究

張 猛，夏之荷，周 瑋，陳榮盛，王 文，郭海成

（香港科技大學 先進顯示與光電子技術國家重點實驗室，香港）

1 引 言

多晶硅薄膜晶體管（TFT）技術的不斷進步，推動了顯示器向著高分辨率低功耗方向發(fā)展［1］。相對非晶硅TFT而言，多晶硅TFT有著較高的載流子遷移率，這使得將像素單元和驅動電路集成在同一面板上進而實現片上系統(tǒng)（SOP）應用成為可能［2］。為了真正實現SOP應用，高性能高可靠性的多晶硅TFT成為必不可少的關鍵元素。在過去的幾十年間，為了制造出高性能多晶硅TFT，很多的工藝方法被提出并加以應用［3－7］。對于多晶硅TFT性能的改良，主要集中在對柵氧的替換［3］，對柵氧與溝道的界面處的處理［4］以及對有源區(qū)溝道的調整［5－7］。在有源區(qū)溝道的處理方面，工藝方法主要包括以下3個方面：離子鈍化的應用［5］，高溫退火處理［6］以及納微結構的整合［7］。雖然這些工藝方法可以對器件性能帶來一定程度的改善，但同時也衍生出一些其他問題，比如工藝穩(wěn)定度及可靠性問題［5－6］，與當前工業(yè)標準工藝流程不兼容等［7］。最近，筆者研究團隊發(fā)明了搭橋晶粒（BG）技術［8－11］應用于有源區(qū)的改良。通過在溝道區(qū)選擇性地進行BG線的注入摻雜，充分有效利用晶粒尺寸效應（grain size effect）［8］，短溝道效應（short channel effect）［9］和多結效應（multijunction effect）［10－11］，使 多 晶 硅TFT的性能得到了全方位的改善。

對于p型多晶硅TFT而言，負偏壓溫度不穩(wěn)定性（NBTI）［12－14］，自加熱（SH）［15－17］和熱載流子（HC）［18－20］是引起器件退化的3個最主要的因素。本文將系統(tǒng)地研究BG多晶硅TFT在不同的直流應力下（直流NBTI應力，直流SH應力和直流HC應力）的退化行為和退化機制。與普通的多晶硅TFT相比，BG多晶硅TFT在上述3個方面可靠性均有（較大）改善。更好的負偏壓溫度不穩(wěn)定性主要源于溝道內的硼氫鍵的形成；更好的自加熱可靠性主要源于焦耳熱在溝道長度方向有著更快的擴散率；更好的熱載流子可靠性主要源于漏端橫向電場（Ex）的減弱。

2 BG多晶硅TFT的制造工藝

首先在10.16cm（4in）硅晶片生長出500 nm的熱氧化薄膜作為襯底。然后在上面用低壓化學氣相沉積（LPCVD）方法淀積一層55nm的非晶硅薄膜作為有源區(qū)。接著在非晶硅薄膜表面淀積一層5nm的鎳。然后立刻在氮氣氛圍下進行溫度為600℃時長為6h的退火，讓非晶硅轉化為多晶硅。退火完畢以后，用硫酸清洗多晶硅表面殘余的鎳。之后用LPCVD淀積一層50nm厚的SiO2做為BG溝道注入的遮掩層。接著，在硅片表面涂上一層光刻膠并將其光刻成周期為1 μm占空比為50%的光柵，如圖1（a）所示。緊接著對其進行計量為2×1015／cm2的硼注入。硼注入以后，洗掉光刻膠和之前淀積的遮掩層。然后進行有源區(qū)的光刻和70nm厚的LPCVD SiO2柵氧的淀積。接下來濺射300nm厚的鋁并光刻為柵電極。源漏區(qū)通過自對準的硼注入來進行定義。源漏區(qū)定義完成以后，淀積500nm厚的LPCVD SiO2作為鈍化隔離層。通過干法濕法混合刻蝕，打開接觸孔。緊接著淀積700nm厚的鋁硅并光刻為源漏柵電極。最后所有硅片都進行420℃、30min的燒結處理。BG多晶硅TFT橫截面示意圖如圖1（b）所示。為了進行相關比較，普通多晶硅TFT也被同時流片。

圖1 （a）曝光后的BG圖形；（b）BG多晶硅TFT橫截面示意圖；（c）負偏壓溫度不穩(wěn)定性電應力示意圖；（d）自加熱電應力示意圖；（e）熱載流子電應力示意圖.Fig.1 （a）BG pattern after exposure；（b）Schematic cross－section of BG polycrystalline Si TFTs；（c）Stress condition of NBTI；（d）Stress condition of SH；（e）Stress condition of HC.

本文測試使用的所有多晶硅TFTs的溝道寬度（W）和溝道長度（L）分別為10μm和12μm。為了衡量普通多晶硅TFT和BG多晶硅TFT的直流可靠性，3組不同的直流電應力（NBTI，SH和 HC）被選擇，如圖1（c），1（d），和1（e）所示。器件的退化用開態(tài)電流（Ion）退化率和閾值電壓（Vth）漂移值進行量化。

3 實驗結果與討論

圖2為相同W／L的普通多晶硅TFT和BG多晶硅TFT轉移曲線比較?？梢院苊黠@地看到，與普通多晶硅TFT相比，BG多晶硅TFT擁有更高的Ion，更低的關態(tài)電流，更小的｜Vth｜。更值得一提的是，通過對溝道進行BG處理，比起普通多晶硅TFT，器件的載流子遷移率提高了1.5倍，達到65cm2／Vs。BG多晶硅TFTs性能的大幅改善主要歸因于3個效應，晶粒尺寸效應［8］、短溝道效應［9］和多結效應［10－11］。

圖2 相同W／L的普通多晶硅TFT和BG多晶硅TFT轉移曲線比較.插圖是普通多晶硅TFT和 BG 多晶硅的1／（Vgs－Vfb）2 vs ln［Id／（Vgs－Vfb）］關系依賴圖.Fig.2 Transfer curve comparison between normal poly－Si TFT and BG poly－Si TFT with the same W／L.The inset is 1／（Vgs－Vfb）2 vs ln［Id／（Vgs－Vfb）］for both normal poly－Si TFTs and BG poly－Si TFTs.

3.1 負偏壓溫度不穩(wěn)定性

圖3為負偏壓溫度不穩(wěn)定性電應力下，普通多晶硅TFT的轉移曲線在Vds＝－0.1V和－5 V下的退化圖。典型的負偏壓溫度不穩(wěn)定性退化行為可以被清楚地觀察到：Vth向負方向漂移。在柵氧＼溝道界面處和晶界上的缺陷態(tài)的形成［12］及在柵氧中固定電荷的產生［13］是多晶硅TFT負偏壓溫度不穩(wěn)定性的主要成因。如圖3和圖4所示，對于普通多晶硅TFT，經過10 000s的NBTI應力后，器件的Vth漂移了－4.5V。而對于BG多晶硅TFT，在相同時間的NBTI應力作用下，器件的Vth只漂移了－1.1V。很明顯，BG結構可以很大幅度地改善器件的負偏壓溫度不穩(wěn)定性。對于多晶硅TFT的負偏壓溫度不穩(wěn)定性，無論是柵氧＼溝道界面處和晶界上的缺陷態(tài)的形成，還是柵氧中固定電荷的產生，它們都與在柵氧＼溝道界面處和晶界上的硅氫鍵的斷裂有關。對溝道選擇性的硼注入，使后續(xù)工藝中有機會生成硼氫鍵［21－22］。而硼氫鍵的電離解能要高于硅氫鍵［23］，因此在相同的負偏壓溫度不穩(wěn)定性應力條件下，在BG多晶硅TFT中，更少的硅氫鍵會被破壞，進而改善了器件的偏壓溫度不穩(wěn)定性。

圖3 負偏壓溫度不穩(wěn)定性電應力下普通多晶硅TFT的轉移曲線在Vds＝－0.1V和－5V下的退化圖.Fig.3 Transfer curve degradation of normal poly－Si TFTs under NBTI stress，measured at Vds＝－0.1Vand－5V

圖4 負偏壓溫度不穩(wěn)定性電應力下BG多晶硅TFT的轉移曲線在Vds＝－0.1V和－5V下的退化圖.Fig.4 Transfer curve degradation of BG poly－Si TFTs under NBTI stress measured at Vds＝－0.1Vand－5V.

3.2 自加熱

多晶硅TFT的自加熱退化主要受高功率產生的焦耳熱控制［15－17］。因此為了更加客觀地比較普通多晶硅TFTs和BG多晶硅TFT的自加熱可靠性，功率密度（p）將被作為應力參數用于以下內容的討論。

圖5 自加熱電應力下普通多晶硅TFT的轉移曲線在Vds＝－0.1V和－5V下的退化圖。Fig.5 Transfer curve degradation of normal poly－Si TFTs under SH stress，measured at Vds＝－0.1Vand－5V.

圖5為自加熱應力（功率密度p＝75.8mW／μm2）下，普通多晶硅 TFT的轉移曲線在Vds＝－0.1V和－5V下的退化圖。器件性能在Ion和Vth都有所退化。晶界處的弱的硅硅鍵和硅氫鍵在自加熱應力下被打破，在整個溝道內和柵氧中分別產生懸掛鍵和固定電荷，導致器件性能退化［15－17］。如圖5和圖6所示，經過10 000s的自加熱應力，普通TFT的Ion退化了－28.4%。而在相同時間相同的自加熱功率密度應力作用下，BG多晶硅TFT的Ion只退化了不到－10.2%。眾所周知，對于減輕自加熱效應，加快焦耳熱的傳導速率是一種高效途徑［15－17］。在BG多晶硅TFT，溝道里的BG線是被硼重摻雜的，因而具有極低的電阻率。在溝道中的BG線上，幾乎不會產生焦耳熱，因此在未被摻雜的區(qū)域生成的焦耳熱可以迅速的在溝道方向被傳導出去［15］，從而使器件具有更好的自加熱可靠性。

圖6 自加熱電應力下BG多晶硅TFT的轉移曲線在Vds＝－0.1V和－5V下的退化圖。Fig.6 Transfer curve degradation of BG poly－Si TFTs under SH stress，measured at Vds＝－0.1Vand－5V.

3.3 熱載流子

圖7為熱載流子應力下普通多晶硅TFT的轉移曲線在Vds＝－0.1V和－5V下的退化圖。如圖7所示，Ion退化，亞閾值斜率保持不變，關態(tài)電流降低等典型的熱載流子退化行為［2］可以被清楚的觀察到。究其原因，是因為漏端附近的載流子在應力產生的高電場（Ex）作用下獲得足夠的能量變成熱載流子［20］，在碰撞離化的同時在界面及晶界處產生缺陷態(tài)進而帶來漏端勢壘的增加［18］，最終導致器件退化。經過10 000s的應力測試，在低的漏壓測試下（Vds＝－0.1V），器件的Ion退化率接近100%。我們還可以觀察到在高的漏壓測試下（Vds＝－5V），器件的Ion退化率恢復到83.9%，這主要是由漏致勢壘降低（DIBL）效應引起的［1］。而對于BG多晶硅TFT，在經歷同樣的10 000s熱載流子應力后，器件的Ion退化率在Vds＝－0.1V下只有11.9%，在Vds＝－5V下也只有7.7%，如圖8所示。綜上可知，通過在溝道中應用BG結構，器件的熱載流子可靠性得到極大改善。我們猜測BG結構之所以可以改善熱載流子可靠性是因為漏端的橫向電場被BG線削弱。

圖7 熱載流子電應力下普通多晶硅TFT的轉移曲線在Vds＝0.1V和－5V下的退化圖.Fig.7 Transfer curve degradation of normal poly－Si TFTs under HC stress，measured at Vds＝－0.1Vand－5V.

圖8 熱載流子電應力下BG多晶硅TFT的轉移曲線在Vds＝－0.1V和－5V下的退化圖.Fig.8 Transfer curve degradation of BG poly－Si TFTs under HC stress，measured at Vds＝－0.1Vand－5V.

圖9 熱載流子電應力下，沿著漏端到源端，在離柵氧25nm下的溝道內，普通多晶硅TFT和BG多晶硅TFT橫向電場模擬值。插圖是普通多晶硅TFT和BG多晶硅TFT的橫向電場在熱載流子電應力下的模擬分布圖。Fig.9 Extracted Exalong the channel at 25nm below gate oxide for normal poly－Si TFT and BG poly－Si TFT under HC stress.The inset is Exdistribution in normal poly－Si TFT and BG poly－Si TFTs under HC stress.

為了驗證以上的觀點，我們對普通多晶硅TFT和BG多晶硅TFT進行了相關的電場模擬，如圖9所示。對于相關的電場模擬，我們采用了Silcaco ATLAS商用模擬軟件。所有的物理模型全部基于多晶硅連續(xù)缺陷模型［2］。熱載流子應力下，可以很明顯地觀察到橫向電場強度被BG線有效的削弱，因而可以帶來更為良好的熱載流子可靠性表現。

圖10 不同柵壓電應力下，普通多晶硅TFT和BG多晶硅TFT的開態(tài)電流退化率與應力時間的依賴關系示意圖.Fig.10 Iondegradation dependent on stress time under various stress Vgwith fixed stress Vd＝－40V for normal poly－Si TFTs and BG poly－Si TFTs.

圖11 關態(tài)應力下，沿著漏端到源端，普通多晶硅TFT和BG多晶硅TFT柵氧中間縱向電場模擬值。插圖是普通多晶硅TFT和BG多晶硅TFT的橫向電場在熱載流子電應力下的模擬分布圖.Fig.11 Extracted Eyat the middle of gate oxide along drain side to source side for normal poly－Si TFT and BG poly－Si TFT under off－state stress.The inset is Eydistribution in normal poly－Si TFT and BG poly－Si TFTs under off－state stress.

如圖10所示，器件在固定漏端電應力（Vd＝－40V），不同的Vg應力作用下的可靠性表現也被研究。對于開態(tài)應力（｜Vg｜＞｜Vth｜），與上述結果一致，BG多晶硅TFT比普通多晶硅TFT展現出更高的可靠性。我們還發(fā)現無論對于普通多晶硅TFT還是BG多晶硅TFT，更大的｜Vg｜應力帶來了更顯著的器件退化。這一退化行為與n型多晶硅TFT不同［18］。對于n型多晶硅TFT而言，最強熱載流子退化發(fā)生在Vg＝Vth附近［18］，因為如果Vg＞Vth，漏端的橫向電場會被削弱；而如果Vg＜Vth，則溝道中沒有載流子生產。對于p型多晶硅TFT，隨著｜Vg｜應力的增加，在源端附近負偏壓溫度不穩(wěn)定性退化將會被引入［12］，從而加劇整體器件的退化。對于關態(tài)應力（｜Vg｜＜｜Vth｜），器件的Ion不是退化而是被提升并且退化行為與開態(tài)應力完全不一樣，如圖10中方塊連線所示。并且BG多晶硅TFT的Ion上升幅度要大于普通多晶硅的Ion上升幅度。我們猜測這主要是由于電子在縱向電場作用下注入到柵氧中所致［2］。

為了驗證以上的推斷，我們模擬了在關態(tài)應力下普通多晶硅TFT和BG多晶硅TFT縱向電場分布，如圖11所示。可以看到在漏端附近關態(tài)應力會產生一個正向的縱向電場（Ey），溝道中的電子在此縱向電場的作用下有機會注入到柵氧中，從而使得Ion上升。通過模擬發(fā)現，BG多晶硅TFT的縱向電場值略大與普通多晶硅TFT的縱向電場值，這一模擬結果與在關態(tài)應力下，BG多晶硅TFT的Ion上升幅度略大與普通多晶硅Ion的上升幅度的測試表現相吻合。

4 結 論

研究了BG多晶硅薄膜晶體管在直流電應力下的退化行為及退化機制。通過與普通多晶硅TFT比較，BG多晶硅TFT展現出的負偏壓溫度，自加熱可靠性及熱載流子可靠性。BG多晶硅TFT良好的直流應力可靠性主要歸因于有源溝道內的BG結構。通過選擇性的注入BG線，可以帶來硼氫鍵的形成，更好的溝道方向熱傳導以及漏端橫向電場的降低。通過以上的討論，這種高性能高可靠性的BG多晶硅TFT在SOP的應用中會有巨大的潛力。

［1］ Zhang M，Wang M，Wang H，et al.Degradation of metal－induced laterally crystallized n－type polycrystalline silicon thin－film transistors under synchronized voltage stress［J］.IEEE Trans.Electron Devices，2009，56 （11）：2726－2732.

［2］ Zhang M，Wang M，Lu X，et al.Analysis of degradation mechanisms in low－temperature polycrystalline silicon thin－film transistors under dynamic drain stress［J］.IEEE Trans.Electron Devices，2012，59（6）：1730－1737.

［3］ Pan T M，Chan C L，Wu T W.High performance CF4plasma－treated polysilicon TFTs using a high－k PrTiO3gate dielectric［J］.Electrochem.Solid－State Lett.，2009，12（8）：G44－G46.

［4］ Zhang M，Zhou W，Chen R，et al.A simple method to grow thermal SiO2interlayer for high－performance SPC poly－Si TFTs using Al2O3gate dielectric［J］.IEEE Electron Device Lett.，2014，35（5）：548－550.

［5］ Xu M，Wang M，Zhang D，et al.Hydrogenation effects on the hot－carrier endurance of metal induced laterally crystallized n－type polycrystalline silicon thin film transistors ［J］.Jpn.J.Appl.Phys.，2008，47（5R）：3403－3407.

［6］ Wang M，Meng Z，Wong M.The effects of high temperature annealing on metal－induced laterally crystallized polycrystalline silicon［J］.IEEE Trans.Electron Devices，2000，47（11）：2061－2067.

［7］ Chen H J，Jhang J R，Huang C J，et al.Poly－Si TFTs with three－dimensional finlike channels fabricated using nanoimprint technology［J］.IEEE Electron Device Lett.，2011，32（2）：155－157.

［8］ Zhou W，Meng Z，Zhao S，et al.Bridged－grain solid－phase－crystallized polycrystalline－silicon thin－film transistors［J］.IEEE Electron Device Lett.，2012，33（10）：1414－1416.

［9］ Zhao S，Meng Z，Zhou W，et al.Bridged－grain polycrystalline silicon thin－film transistors［J］.IEEE Trans.Electron Devices，2013，60（6）：1965－1970.

［10］ Zhang M，Zhou W，Chen R，et al.High－performance polycrystalline silicon thin－film transistors integrating sputtered aluminum－oxide gate dielectric with bridged－grain active channel［J］.Semicond.Sci.Technol.，2013，28（11）：115003.

［11］ Zhou W，Zhao S Y，Chen R S，et al.Study of the characteristics of solid phase crystallized bridged－grain poly－Si TFTs［J］.IEEE Trans.Electron Devices，2014，61（5）：1410－1416.

［12］ Chen C Y，Lee J W，Wang S D，et al.Negative bias temperature instability in low－temperature polycrystalline silicon thin－film transistors［J］.IEEE Trans.Electron Devices，2006，53（12）：2993－3000.

［13］ Hu C，Wang M，Zhang B，et al.Negative bias temperature instability dominated degradation of metal－induced laterally crystallized p－type polycrystalline silicon thin－film transistors［J］.IEEE Trans.Electron Devices，2009，56（4）：587－594.

［14］ Zang M，Zhou W，Chen R，et al.Water－enhanced negative bias temperature instability in p－type low temperature polycrystalline silicon thin film transistors［J］.Microelectron.Reliab.，2014，54（1）：30－32.

［15］ Hashimoto S，Uraoka Y，Fuyuki T，et al.Suppression of self－h(huán)eating in low－temperature polycrystalline silicon thin－film transistors［J］.Jpn.J.Appl.Phys，2007，46（4R）：1387.

［16］ Wang H，Wang M，Yang Z，et al.Stress power dependent self－h(huán)eating degradation of metal－induced laterally crystallized n－Type polycrystalline silicon thin－film transistors ［J］.IEEE Trans.Electron Devices，2007，54（12）：3276－3284.

［17］ Mariucci L，Gaucci P，Valletta A，et al.Edge effects in self－h(huán)eating－related instabilities in p－channel polycrystalline－silicon thin－film transistors［J］.IEEE Electron Device Lett.，2011，32（12）：1707－1709.

［18］ Xue M，Wang M，Zhu Z，et al.Degradation behaviors of metal－induced laterally crystallized n－type polycrystalline silicon thin－film transistors under DC bias stresses［J］.IEEE Trans.Electron Devices，2007，54（2）：225－232.

［19］ Tai Y H，Huang S C，Chen P T，et al.Generalized hot－carrier degradation and its mechanism in poly－si TFTs under DC／AC operations［J］.IEEE Trans.Device Mater.Reliab.，2011，11（1）：194－200.

［20］ Uraoka Y，Hatayama T，Fuyuki T，et al.Hot carrier effects in low－temperature polysilicon thin－film transistors［J］.Jpn.J.Appl.Phys.，2001，40（4S）：2833.

［21］ Pankove J I，Zanzucchi P J，Magee C W，et al.Hydrogen localization near boron in silicon［J］.Appl.Phys.Lett.，1985，46（4）：421－423.

［22］ Sas M，Annen A，Jacob W.Hydrogen bonding in plasma－deposited amorphous hydrogenated boron films［J］.Appl.Phys.，1997，82（4）：1905－1908.

［23］ Speight J G.Lange’s Handbook of Chemistry ［M］.McGraw－Hill New York，2005.