MOSFET器件熱載流子效應(yīng)SPICE模型

戴佼容 劉斯揚 張春偉 孫陳超 孫偉鋒

(東南大學國家專用集成電路系統(tǒng)工程技術(shù)研究中心, 南京 210096)

MOSFET器件熱載流子效應(yīng)SPICE模型

戴佼容 劉斯揚 張春偉 孫陳超 孫偉鋒

(東南大學國家專用集成電路系統(tǒng)工程技術(shù)研究中心, 南京 210096)

為了預測MOSFET器件在熱載流子效應(yīng)影響下的退化情況,建立了一套描述MOSFET器件熱載流子效應(yīng)的可靠性SPICE模型.首先,改進了BSIM3v3模型中的襯底電流模型,將擬合的精確度提高到95%以上.然后,以Hu模型為主要理論依據(jù),結(jié)合BSIM3v3模型中各參數(shù)的物理意義及其受熱載流子效應(yīng)影響的物理機理,建立了器件各電學參數(shù)在直流應(yīng)力下的退化模型.最后,依據(jù)準靜態(tài)方法將該模型應(yīng)用于熱載流子交流退化模型中.實驗數(shù)據(jù)顯示,直流和交流退化模型的仿真結(jié)果與實測結(jié)果的均方根誤差分別為3.8%和4.5%.該模型能準確反映MOSFET器件應(yīng)力下電學參數(shù)的退化情況,且為包含MOSFET器件的電路的性能退化研究提供了模擬依據(jù).

MOSFET;熱載流子效應(yīng);退化

隨著VLSI超大規(guī)模集成電路向深亞微米方向發(fā)展,器件溝道長度、結(jié)深和柵氧厚度等結(jié)構(gòu)參數(shù)不斷減小,但同時電源電壓并未能隨之等比減小,從而導致溝道區(qū)的橫向和縱向電場顯著增強,器件熱載流子效應(yīng)更加明顯[1-2],電學特性(如閾值電壓Vth、導通電阻Ron及飽和器件電流Idsat等)的退化更加嚴重.熱載流子效應(yīng)嚴重影響了深亞微米尺寸器件的可靠性和壽命,已經(jīng)成為當今集成電路進一步往小尺寸發(fā)展的瓶頸.目前,已有大量關(guān)于MOSFET器件熱載流子效應(yīng)退化機理的研究[3-4],但對于能夠描述MOSFET器件熱載流子可靠性的SPICE模型涉及較少.實際上,SPICE模型是工藝代工廠和電路設(shè)計者之間的橋梁;基于MOSFET器件的SPICE模型,可以通過仿真手段來預測器件電學參數(shù)的變化,從而提前估算器件及相關(guān)集成電路的壽命.

本文建立了一套熱載流子退化的交直流可靠性SPICE模型.該模型可以準確反應(yīng)MOSFET器件在不同直流及交流應(yīng)力下工作一段時間后的電學特性退化狀況,精確度在95%以上.此外,該模型還可進一步用于模擬包含MOSFET器件的電路的工作性能,從而為電路設(shè)計者提供更多的參考和指導.

1 MOSFET熱載流子效應(yīng)基本原理

熱載流子效應(yīng)導致的MOSFET器件退化機理為:溝道中由碰撞電離產(chǎn)生的熱載流子打斷了Si—H鍵,形成界面態(tài).這些界面態(tài)一方面可以俘獲電荷,對器件的閾值產(chǎn)生影響;另一方面會增加載流子散射概率,影響載流子的遷移率,從而導致器件導通電阻及飽和電流等參數(shù)退化[5-8].

根據(jù)Hu模型理論,可以得出MOSFET器件由熱載流子效應(yīng)導致的界面態(tài)的產(chǎn)生量為[9]

(1)

式中,C為界面態(tài)產(chǎn)生量的常數(shù)項系數(shù);Ids為應(yīng)力下器件的漏源電流;Isub為應(yīng)力下器件的襯底電流;H為模型的修正參數(shù);W為器件的寬度;ψit為電子產(chǎn)生界面陷阱所需的最小能量;ψi為電子產(chǎn)生碰撞電離所需的最小能量,一般為1～3 eV;t為應(yīng)力時間;Nit為界面態(tài)產(chǎn)生量隨時間變化的指數(shù)項系數(shù).

在Hu模型理論中,計算器件參數(shù)的退化量時以Isub作為監(jiān)測量.因此,本文首先需要建立準確的襯底電流模型;然后,根據(jù)Hu模型理論,在BSIM3v3模型的基礎(chǔ)上建立熱載流子退化的交直流可靠性模型;最后,依據(jù)一系列交直流應(yīng)力退化數(shù)據(jù)來驗證模型的精確度.

2 襯底電流的建模

由式(1)可知,對于MOSFET器件,由熱載流子效應(yīng)引起的退化程度與襯底電流密切相關(guān).建立一個準確的襯底電流模型對于可靠性SPICE建模至關(guān)重要.在BSIM3v3模型中,襯底電流Isub的模型公式如下:

(2)

式中,?0,?1,β0均為與器件工藝、結(jié)構(gòu)相關(guān)的常數(shù);Leff為溝道的有效夾斷長度;Vds為漏源電壓;Rds為等效漏源電阻;Idso為漏端電流;Va為與飽和漏電壓有關(guān)的參數(shù);Vdseff為飽和漏電壓,與偏置電壓相關(guān),可以通過BSIM3v3模型提供的計算公式來確定.

式(2)給出的模型在計算Isub時無法很好地擬合所有條件,這是因為參數(shù)Leff并不是一個常數(shù),而是與柵漏電壓Vgd相關(guān)的,同時Vds-Vdseff與Isub呈指數(shù)關(guān)系,其計算誤差會對襯底電流的計算帶來較大影響.基于該公式的計算結(jié)果與實測數(shù)據(jù)的擬合情況如圖1(a)所示.可以看出,擬合誤差較大.

(a) BSIM3v3模型自帶的Isub公式

(b) 修正后的Isub公式

本文根據(jù)Leff,Isub與Vgd的關(guān)系,得到如下的電壓擬合關(guān)系式:

Leff=Ic0+Ic1(Vds-(Vgs-Vth0))+

Ic2(Vds-(Vgs-Vth0))2

(3)

(4)

T2=Vds-ηVdseff

(5)

(6)

式中,Vgs為柵源電壓;Vth0為器件的閾值電壓;Idsat為器件的飽和電流;Ic0,Ic1,Ic2為與漏源、柵源電壓相關(guān)的參數(shù);Ic3為常數(shù)項修正系數(shù);Ic4,Ic5分別為與漏源電壓相關(guān)的一階、二階系數(shù);Ic6,Ic7分別為與柵源電壓相關(guān)的一階、二階系數(shù);Ic8為與漏源電壓、柵源電壓乘積相關(guān)的修正系數(shù);η為Vdseff的修正系數(shù),取值范圍為[0,1].

通過改變式(3)～(6)中的可調(diào)節(jié)參數(shù),可以擬合出退化后器件的Isub退化曲線;根據(jù)多組不同偏置條件下Isub的測試數(shù)據(jù),即可求解出Ic0～Ic8.

基于修正Isub公式的計算值與測試值的擬合情況見圖1(b).由圖可知,此計算值與測試值更為接近，二者的均方根誤差為2.7%，擬合的精確度達到95%以上.

3 器件的交流及直流可靠性建模

3.1 直流應(yīng)力建模

器件退化是由界面態(tài)的產(chǎn)生引起的.因此,BSIM3v3模型中考慮熱載流子效應(yīng)的影響時,需根據(jù)式(1),對器件性能影響較大的參數(shù)進行修正.此處需要修正的參數(shù)包括:與溝長相關(guān)的體電荷參數(shù)a0、與柵壓有關(guān)的體電荷參數(shù)ags、基本遷移率參數(shù)u0、與Vgs相關(guān)載流子遷移率一次系數(shù)ua、與閾值電壓相關(guān)的參數(shù)vth以及載流子飽和速度vsat.

依據(jù)Hu模型理論,修正參數(shù)表達式如下:

(7)

(8)

(9)

(10)

(11)

(12)

式中,a0c1,agsc1,u0c1,uac1,vsatc1,vthc1分別為與a0,ags,u0,ua,vsat,vth這5個參數(shù)相關(guān)的可靠性系數(shù);a0nit,agsnit,u0nit,uanit,vsatnit,vthnit分別為與上述5個參數(shù)相關(guān)的物理參數(shù);a0mit,agsmit,u0mit,uamit,vsatmit,vthmit分別為與上述5個參數(shù)相關(guān)的界面態(tài)產(chǎn)生量隨時間變化的指數(shù)項系數(shù).

當器件發(fā)生退化時,利用式(7)～(12)便可計算出MOSFET在不同應(yīng)力時間下的退化量.

3.2 交流應(yīng)力建模

MOSFET器件通常工作在交流應(yīng)力下.因此,交流建模對于研究實際工作時器件及電路的退化情況意義重大.本文采用了準靜態(tài)的建模思想[10-11],即將交流應(yīng)力分為許多小的時間段,每個時間段內(nèi)的應(yīng)力可近似為靜態(tài)的,然后將每個時間段內(nèi)的退化量疊加在一起以計算出總的退化量.

該算法可用簡化的Hu模型表達式說明,即

(13)

如圖2所示,Vg為柵端電壓,Δt為時間的采樣間隔,且t2-t1=t3-t2=t4-t3=Δt.在t1～t2時間內(nèi),MOS器件的退化量按曲線1計算;t2～t3時間內(nèi),MOS器件的退化量按曲線2計算,但由于器件本身已存在退化量D1,故此時器件的退化過程應(yīng)為:沿曲線2,從D=D1處開始,經(jīng)過時間Δt后,退化量變?yōu)镈2.將曲線2平移到曲線4處,所得曲線即為器件在t2～t3時間內(nèi)的退化趨勢.依此類推,在每個采樣間隔Δt內(nèi)進行直流近似計算,得到退化量,依次疊加,便可計算出總時間內(nèi)的退化量.

(a) 不同采樣間隔下的柵壓示意圖

(b) 器件在不同Vgs下的退化曲線

4 模型參數(shù)的提取

利用0.35 μm SOI工藝,制備MOSFET器件.器件柵氧化層厚度Tox=25 nm,W/Leff=20/0.35,測試溫度T=25 ℃.

使用半導體參數(shù)測試儀4200對樣片進行數(shù)據(jù)采集,運用最小二乘法并借助提模軟件MBP完成對模型參數(shù)的提取.襯底電流參數(shù)為:Ic1=-7.654×10-5,Ic2=-3.377×10-3,Ic3=1.117,Ic4=-2.258×10-2,Ic5=0.017,Ic6=-5.179×10-3,Ic7=-5.926×10-4,Ic8=-2.56×10-2.可靠性模型參數(shù)為:a0c1=0.297,a0mit=3,a0nit=0.16,agsc1=6×10-4,agsmit=0.976,agsnit=0.039,u0c1=0.022,u0mit=5.5,u0nit=0.067,uac1=7.1×10-10,uamit=3,uanit=0.317,vsatc1=529.9,vsatmit=6.963,vthc1=3.4,vthmit=0.018,vthnit=0.133.

5 模型驗證

5.1 直流模型驗證

圖3為提模軟件MBP中直流應(yīng)力下模型計算值與測試值的擬合結(jié)果.由圖可見,在不同的直流應(yīng)力下,2×104s后,相比無可靠性模型的模型計算值,基于可靠性模型的模型計算值與測試值更為接近.基于本文方法所建立的直流模型的模型計算值與測試值之間的均方根誤差為3.8%,可見該模型能準確反映MOSFET器件的熱載流子退化特性.

5.2 交流模型驗證

交流模型驗證的應(yīng)力條件為:Vds=6 V,Vs=Vb=0 V(Vs,Vb分別為器件的漏端電壓和襯底電壓),Vgs表示幅值為4 V、周期為1 μm、占空比為50%、上升沿與下降沿時間均為300 ns的脈沖.測試時為避免外接導線電感引起的節(jié)點電勢波動,需要在探針和被測器件的漏極接觸點與地之間加一個47 μf的電容[12].圖4為交流應(yīng)力下模型計算值與測試值比較.由圖可知,加交流應(yīng)力2×104s后,基于可靠性模型的模型計算值與測試值的均方根誤差為4.5%,明顯小于無可靠性模型的模型計算值與測試值的誤差,說明本文建立的模型是準確合理的.

(a) Vgs=6 V,Vds=6 V,無可靠性模型

(b) Vgs=6 V,Vds=3.5 V,無可靠性模型

(c) Vgs=6 V,Vds=6 V,基于可靠性模型

(d) Vgs=6 V,Vds=3.5 V,基于可靠性模型

6 結(jié)語

本文依據(jù)MOSFET器件熱載流子效應(yīng)的可靠性物理研究和實驗探索,建立了MOSFET器件的襯底電流模型和熱載流子效應(yīng)的直流模型,并在準靜態(tài)思想的指導下建立了熱載流子效應(yīng)的交流模型,用直流模型和交流模型來模擬MOSFET器件的退化,模擬結(jié)果與實測結(jié)果較為吻合.基于此模型,電路性能隨MOSFET器件退化而產(chǎn)生的變化亦可通過仿真預測,這為電路設(shè)計者提供了一定的參考和指導.

(a) 無可靠性模型

(b) 基于可靠性模型

References)

[1]Poli S, Reggiani S, Baccarani G, et al. Full understanding of hot-carrier-induced degradation in STI-based LDMOS transistors in the impact-ionization operating regime [C]//2011IEEEInternationalSymposiumonPowerSemiconductorDevicesandICs. San Diego, CA, USA, 2011: 152-155.

[2]Randriamihaja Y M, Zaka A, Huard V, et al. Hot carrier degradation: from defect creation modeling to their impact on NMOS parameters[C]//2012IEEEInternationalReliabilityPhysicsSymposium. Anaheim, CA, USA, 2012: XT. 15.1-XT. 15.4.

[3]Dawes M, Alavi M, Kim D M. AC/DC characterization of NMOS and PMOS hot-carrier-induced degradation under AC/DC stress[J].IEEETransactionsonElectronDevices, 1990, 37(11): 2416-2419.

[4]Starkov I, Enichlmair H, Tyaginov S. Charge-pumping extraction techniques for hot-carrier induced interface and oxide trap spatial distributions in MOSFETs[C]//IEEEInternationalSymposiumonthePhysicalandFailureAnalysisofIntegratedCircuits. Singapore, 2012: 1-6.

[5]Rozen J, Ahyi A C, Zhu X G, et al. Scaling between channel mobility and interface state density in SiC MOSFETs[J].IEEETransactionsonElectronDevices, 2011, 58(11): 3808-3811.

[6]Starkov I, Enichlmair H, Tyaginov S, et al. Analysis of the threshold voltage turn-around effect in high-voltage n-MOSFETs due to hot-carrier stress[C]//2012IEEEInternationalReliabilityPhysicsSymposium. Anaheim, CA, USA, 2012: XT. 7.1-XT. 7.6.

[7]Teo Z Q, Ang D S, Ng C M. Separation of hole trapping and interface-state generation by ultrafast measurement on dynamic negative-bias temperature instability[J].IEEEElectronDeviceLetters, 2010, 31(7): 656-658.

[8]Ji Z G, Zhang J F, Zhang W D, et al. Interface states beyond band gap and their impact on charge carrier mobility in MOSFETs[J].IEEETransactionsonElectronDevices, 2012, 59(3): 783-790.

[9]Hu C M, Tam S C, Hsu F C, et al. Hot-electron-induced MOSFET degradation—model, monitor, and improvement[J].IEEEJournalofSolid-StateCircuits, 1985, 20(1): 295-305.

[10]Snyder E S, Campbell D V, Swanson S E, et al. Novel self-stressing test structures for realistic high-frequency reliability characterization[C]//1993IEEEInternationalReliabilityPhysicsSymposium. Atlanta, GA, USA, 1993: 57-65.

[11]Riedlberger E, Keller R, Reisinger H, et al. Modeling the lifetime of a lateral DMOS transistor in repetitive clamping mode[C]//2010IEEEInternationalReliabilityPhysicsSymposium. Anaheim, CA, USA, 2010: 175-181.

[12]Bellens R, Heremans P, Groeseneken G, et al. The influence of the measurement setup on enhanced AC hot carrier degradation of MOSFETs[J].IEEETransactionsonElectronDevices, 1990, 37(1): 310-313.

SPICE model for hot carrier effect of MOSFET device

Dai Jiaorong Liu Siyang Zhang Chunwei Sun Chenchao Sun Weifeng

(National ASIC System Engineering Technology Research Center, Southeast University, Nanjing 210096, China)

To predict the degradation of the MOSFET(metal-oxide-semiconductor field-effect transistor) device under the influence of the hot carrier effect, a reliability SPICE(simulation program with integrated circuit emphasis)model describing the hot carrier effect of MOSFET device is built. First, the substrate current model in the BSIM3v3 model is improved, making the fitting accuracy higher than 95%.Then, taking the Hu model as the main theoretical basis, the device degradation model of electrical parameters under DC(direct current) stress is set up according to the physical meaning of all the parameters in the BSIM3v3 model and physical mechanism affected by the hot carrier effect. Finally, according to the quasi-static method, this model is applied to the hot carrier AC model. The experimental data show that the root mean square errors between the simulation results and the measured results are 3.8% and 4.5% under DC stress and AC stress, respectively. Therefore, the reliability SPICE model can not only accurately reflect the degradation of electrical parameters of the MOSFET under the stress, but also provide a foundation for simulating the performance degradation of the related complete circuit.

MOSFET (metal-oxide-semiconductor field-effect transistor); hot carrier effect; degradation

2014-07-30. 作者簡介: 戴佼容(1987—)，女，碩士生；孫偉鋒(聯(lián)系人)，男，博士，教授，博士生導師，swffrog@seu.edu.cn.

東南大學無錫分?？蒲幸龑зY金資助項目、東南大學研究生科研基金資助項目(YBPY1403).

戴佼容,劉斯揚,張春偉,等.MOSFET器件熱載流子效應(yīng)SPICE模型[J].東南大學學報:自然科學版,2015,45(1):12-16.

10.3969/j.issn.1001-0505.2015.01.003

TN322

A

1001-0505(2015)01-0012-05