基于SIP的FPGA驅(qū)動(dòng)電壓補(bǔ)償測試研究

摘" 要： 在基于SIP的現(xiàn)場可編程門陣列（FPGA）性能參數(shù)驗(yàn)證測試時(shí)，驅(qū)動(dòng)電壓測試會受到多種因素的影響，如PCB線阻、插座信號損耗以及測試溫度等，這些因素導(dǎo)致ATE測試的實(shí)測值與真實(shí)值之間存在偏差。為了提高驅(qū)動(dòng)電壓的測試精度，提出一種基于卷積神經(jīng)網(wǎng)絡(luò)（CNN）與長短時(shí)記憶（LSTM）網(wǎng)絡(luò)的誤差補(bǔ)償方法。將PCB線長、測試溫度等參數(shù)作為特征輸入到CNN?LSTM模型中，模型經(jīng)過訓(xùn)練迭代后能夠預(yù)測出驅(qū)動(dòng)電壓的誤差值；再將預(yù)測的誤差值應(yīng)用于ATE測試機(jī)中，對實(shí)測值進(jìn)行補(bǔ)償和修正，從而使得測試結(jié)果更加接近真實(shí)值。實(shí)驗(yàn)結(jié)果表明，所提方法能夠有效地減小測試誤差，提高FPGA驅(qū)動(dòng)電壓測試的準(zhǔn)確性。

關(guān)鍵詞： 驅(qū)動(dòng)電壓測試； 誤差補(bǔ)償； 系統(tǒng)級封裝（SIP）技術(shù)； 現(xiàn)場可編程門陣列； 卷積神經(jīng)網(wǎng)絡(luò)； 長短時(shí)記憶網(wǎng)絡(luò)

中圖分類號： TN407?34" " " " " " " " " " " " " " " 文獻(xiàn)標(biāo)識碼： A" " " " " " " " " " "文章編號： 1004?373X（2025）04?0030?04

Research on FPGA driver voltage compensation testing based on SIP

HUANG Jian， CHEN Cheng， WANG Jianchao， LI Dailin， DU Xiaodong

（China Electronic Technology Group Corporation No.58 Research Institute， Wuxi 214035， China）

Abstract： In the performance parameter verification testing of field?programmable gate arrays （FPGA） based on system in package （SIP）， the driver voltage testing is influenced by various factors， such as PCB line resistance， socket signal loss， and testing temperature， which lead to discrepancies between the measured values and the true values in automated test equipment （ATE） testing. In order to enhance the testing accuracy of the driver voltage， a method of error compensation based on convolutional neural networks （CNN） and long short?term memory （LSTM） networks is proposed. By inputting parameters such as PCB line length and testing temperature into the CNN?LSTM model， the model can predict the error value of the driver voltage after training and iteration. The predicted error value is applied to the ATE tester to compensate and correct the measured values， so as to make the testing results closer to the true values. The experimental results demonstrate the proposed method can effectively reduce testing errors and improve the accuracy of FPGA driver voltage testing.

Keywords： driver voltage testing; error compensation; system in package technology; field?programmable gate array; convolutional neural network; long short term memory network

0" 引" 言

系統(tǒng)級封裝（System in a Package， SIP）技術(shù)[1]是應(yīng)對后摩爾時(shí)代電子器件體積縮小和集成度提升的關(guān)鍵策略，這一技術(shù)路線對于推動(dòng)電子設(shè)備向著多功能和小型化的方向發(fā)展具有重要意義。在信號處理系統(tǒng)領(lǐng)域，SIP技術(shù)的應(yīng)用使得設(shè)計(jì)出一種高性能的信號處理電路成為可能。與傳統(tǒng)的板級電路相比，采用SIP技術(shù)設(shè)計(jì)的電路在保持相同功能和性能水平的前提下，實(shí)現(xiàn)了體積和重量的顯著減少。這種小型化的實(shí)現(xiàn)不僅有助于提高設(shè)備的便攜性和集成度，還能夠在有限的空間內(nèi)容納更多的功能組件，從而滿足現(xiàn)代電子設(shè)備對于高性能和緊湊設(shè)計(jì)的需求。

為了滿足多樣化的設(shè)計(jì)需求，系統(tǒng)級封裝（SIP）電路設(shè)計(jì)中通常會集成多個(gè)現(xiàn)場可編程門陣列（Field?Programmable Gate Arrays， FPGA）[2?3]或其他類型的處理器裸芯。這樣的設(shè)計(jì)不僅提高了電路的靈活性和擴(kuò)展性，還能夠針對特定的應(yīng)用場景進(jìn)行定制和優(yōu)化，但這也大大增加了SIP的可靠性驗(yàn)證[4?5]和參數(shù)性能測試的難度。傳統(tǒng)的驅(qū)動(dòng)電壓測試僅在ATE測試[6?7]中配置芯片相關(guān)的驅(qū)動(dòng)模式和設(shè)定相應(yīng)的參數(shù)指標(biāo)，并不能精確地評估芯片在應(yīng)用場景中的電壓驅(qū)動(dòng)情況。尤其在熱沖擊測試的高溫環(huán)境中，芯片端口驅(qū)動(dòng)的能力往往會顯著下降，與真實(shí)值存在較大偏差，容易造成指標(biāo)誤判，會增加生產(chǎn)過程中重復(fù)測試的可能性，進(jìn)而導(dǎo)致測試成本上升。因此，亟需在原有測試方法上優(yōu)化改進(jìn)，以實(shí)現(xiàn)基于SIP的FPGA驅(qū)動(dòng)電壓正確驗(yàn)證，提高測試效率。本文提出一種基于SIP的FPGA驅(qū)動(dòng)電壓補(bǔ)償測試技術(shù)，通過卷積神經(jīng)網(wǎng)絡(luò)（CNN）與長短時(shí)記憶（LSTM）網(wǎng)絡(luò)[8?11]預(yù)測內(nèi)阻損耗，并將其引入ATE中修正驅(qū)動(dòng)電壓測試，實(shí)現(xiàn)了驅(qū)動(dòng)電壓補(bǔ)償測試，解決了SIP電路的驅(qū)動(dòng)電壓測試精度不高的問題，提高了生產(chǎn)效率，降低了測試成本。

1" 驅(qū)動(dòng)電壓測試原理

驅(qū)動(dòng)電壓測試是電子設(shè)備和系統(tǒng)中一個(gè)重要的測試環(huán)節(jié)，其目的是驗(yàn)證和確保電子組件如集成電路、FPGA等，在實(shí)際工作條件下能夠接收到正確的電壓信號，從而保證設(shè)備的正常運(yùn)行和性能。本文通過改變連接到電子組件的負(fù)載，測試在不同負(fù)載條件下驅(qū)動(dòng)電壓的穩(wěn)定性和響應(yīng)。以現(xiàn)場可編程門陣列（FPGA）為例，將芯片端口驅(qū)動(dòng)配置為輸出狀態(tài)，施加相應(yīng)負(fù)載電流，得出驅(qū)動(dòng)電壓；再與手冊參數(shù)對比，若此時(shí)的負(fù)載端口電壓低于芯片參數(shù)指標(biāo)，則認(rèn)為芯片端口驅(qū)動(dòng)故障。假設(shè)芯片端口驅(qū)動(dòng)電壓為[V]，芯片端口負(fù)載電流為[I]，芯片端口內(nèi)阻為[R]，判斷芯片故障的計(jì)算公式為：

[P=iIiR-V]" " " " " " " "（1）

2" CNN?LSTM原理

卷積神經(jīng)網(wǎng)絡(luò)（CNN）是一種深度學(xué)習(xí)架構(gòu)，它通過模擬生物神經(jīng)網(wǎng)絡(luò)中的前饋機(jī)制，利用人工神經(jīng)元對輸入數(shù)據(jù)的局部區(qū)域做出響應(yīng)。在CNN[12]中，數(shù)據(jù)首先通過一系列的卷積層，這些層通過特定的運(yùn)算提取輸入數(shù)據(jù)的關(guān)鍵特征。隨著網(wǎng)絡(luò)深度的增加，每一層都能夠捕捉到更高級和更抽象的特征。CNN模型結(jié)構(gòu)如圖1所示。

卷積層的工作原理包括局部感受野、空間關(guān)系保持和權(quán)重共享三個(gè)關(guān)鍵技術(shù)。局部感受野意味著每個(gè)神經(jīng)元只關(guān)注輸入數(shù)據(jù)的一小塊區(qū)域，這樣可以有效地捕捉局部特征?？臻g關(guān)系保持技術(shù)通過調(diào)整卷積操作的步長和邊緣填充（補(bǔ)零），來控制輸出特征圖的空間排列。權(quán)重共享機(jī)制則進(jìn)一步減少了網(wǎng)絡(luò)中的參數(shù)數(shù)量，因?yàn)樵谕粋€(gè)卷積層中，所有神經(jīng)元使用相同的權(quán)重和偏置。通過權(quán)重共享，CNN不僅減少了模型需要學(xué)習(xí)的參數(shù)數(shù)量，從而提高了特征提取的效率，而且還使得模型能夠識別在不同位置出現(xiàn)的相同特征。這是因?yàn)榫矸e層中的神經(jīng)元可以重復(fù)使用相同的權(quán)重來識別特征，而不必關(guān)心這些特征在輸入數(shù)據(jù)中的具體位置。

長短時(shí)記憶（Long Short?Term Memory， LSTM）網(wǎng)絡(luò)[13]是一種時(shí)間遞歸網(wǎng)絡(luò)，它在循環(huán)神經(jīng)網(wǎng)絡(luò)（Recurrent Neural Network， RNN）的基礎(chǔ)上進(jìn)行了改進(jìn)，有效地克服了標(biāo)準(zhǔn)RNN在處理長序列時(shí)遇到的梯度消失和梯度爆炸問題，同時(shí)能夠更加準(zhǔn)確地捕捉序列中的長期依賴關(guān)系。LSTM模型結(jié)構(gòu)如圖2所示。

LSTM模型的核心原理由遺忘門、輸入門、單元狀態(tài)和輸出門四部分組成。遺忘門負(fù)責(zé)決定哪些信息應(yīng)該從細(xì)胞狀態(tài)中被遺忘或丟棄，以避免無關(guān)信息的長期保留；輸入門則控制著新的輸入信息中有多少應(yīng)該被添加到細(xì)胞狀態(tài)中，從而更新網(wǎng)絡(luò)的內(nèi)部記憶；細(xì)胞狀態(tài)是LSTM的內(nèi)部存儲單元，它保存了網(wǎng)絡(luò)的長期記憶，并且通過遺忘門和輸入門的調(diào)節(jié)進(jìn)行更新；最后，輸出門基于細(xì)胞狀態(tài)生成網(wǎng)絡(luò)的最終輸出，反映整個(gè)序列處理后的結(jié)果。

3" 驅(qū)動(dòng)補(bǔ)償策略研究

3.1" 測試模型構(gòu)建

基于前述原理，該驅(qū)動(dòng)電壓測試補(bǔ)償由CNN?LSTM模型擬合和ATE測試實(shí)時(shí)修正兩個(gè)部分組成。

CNN?LSTM模型擬合主要負(fù)責(zé)導(dǎo)出補(bǔ)償權(quán)重和預(yù)測出實(shí)際內(nèi)阻損耗。ATE測試實(shí)時(shí)修正部分則將CNN?LSTM模型得出的結(jié)果應(yīng)用到SIP芯片驅(qū)動(dòng)電壓測試中，通過實(shí)時(shí)優(yōu)化和調(diào)整測量值，從而實(shí)現(xiàn)在線補(bǔ)償?shù)牟呗浴?/p>

3.2" CNN?LSTM模型設(shè)計(jì)

SIP電路的驅(qū)動(dòng)電壓測試通常受到多個(gè)因素的影響，如溫度、PCB線長、導(dǎo)線材料密度等。因此，基于上述的影響因素，以硬件內(nèi)阻損耗為目標(biāo)值，整理出適合于CNN?LSTM模型的數(shù)據(jù)集，訓(xùn)練集與測試集按照8∶2的比例劃分。然后將數(shù)據(jù)進(jìn)行預(yù)處理和歸一化處理，對處理完成后的數(shù)據(jù)進(jìn)行切片操作，對特征數(shù)據(jù)添加時(shí)間步長，時(shí)間步長即為熱沖擊設(shè)備將SIP芯片從低溫到高溫緩慢升溫的等待時(shí)間。數(shù)據(jù)預(yù)處理完成后，再輸入到CNN模型中訓(xùn)練，從而得到分量的特征。驅(qū)動(dòng)電壓補(bǔ)償流程如圖3所示。為了避免數(shù)據(jù)過擬合，卷積輸入通道為64，卷積核尺寸為3。將得到的特征值與對應(yīng)的時(shí)間特征相結(jié)合，輸入到LSTM模型中再次訓(xùn)練，實(shí)現(xiàn)對驅(qū)動(dòng)電壓測試的內(nèi)阻損耗預(yù)測。其中，模型訓(xùn)練使用均方誤差作為模型的損失函數(shù)，采用Adam作為模型的優(yōu)化器，迭代次數(shù)為3 000。

3.3" ATE在線補(bǔ)償設(shè)計(jì)

SIP芯片通過ATE測試機(jī)對檢測的管腳施加對應(yīng)的測試條件，同時(shí)ATE利用模型獲得的預(yù)測值生成ATE測試機(jī)器所能識別的測試向量。其中，SIP芯片測試硬件設(shè)計(jì)如圖4所示。

通過ATE測試機(jī)將實(shí)測值與預(yù)測值的測試向量相結(jié)合，以完成修正測試值；并將結(jié)果與手冊判斷對比，從而篩選出SIP合格電路。假設(shè)芯片端口無負(fù)載驅(qū)動(dòng)電壓為[V1]，芯片端口負(fù)載電流為[I]，芯片驅(qū)動(dòng)端口內(nèi)阻為[R1]，內(nèi)阻損耗預(yù)測值為[R2]，則當(dāng)前芯片負(fù)載下的驅(qū)動(dòng)電壓補(bǔ)償公式為：

[V2=V1-IR1+IR2]" " " " " " （2）

4" 實(shí)驗(yàn)與分析

按照上述原理與設(shè)計(jì)，采用Python 2.7軟件和TensorFlow 2.6對CNN?LSTM模型進(jìn)行了搭建與仿真，以驗(yàn)證預(yù)測模型的準(zhǔn)確性。ATE在線補(bǔ)償部分則采用Redhat 5.0系統(tǒng)對SIP芯片進(jìn)行驅(qū)動(dòng)電壓測試。通過實(shí)驗(yàn)可以得出，測試樣本的預(yù)測結(jié)果絕對平均誤差（MAE）為0.5，均方根誤差（MSE）為0.03。圖5為內(nèi)阻損耗的預(yù)測值與真實(shí)值對比結(jié)果。

圖5曲線擬合程度驗(yàn)證了本文算法能準(zhǔn)確地預(yù)測出內(nèi)阻損耗。表1為SIP電路不同驅(qū)動(dòng)模式下的電壓值對比，表2為SIP電路測試隨溫度變化的驅(qū)動(dòng)電壓值對比。由表可知，本文方法更接近實(shí)裝測試值。綜上所述，通過本文算法提升了SIP電路驅(qū)動(dòng)電壓ATE測試的準(zhǔn)確性，進(jìn)一步提高了芯片量產(chǎn)篩選的效率。

5" 結(jié)" 論

SIP電路測試復(fù)雜度極高，驅(qū)動(dòng)性能是SIP電路測試的重要指標(biāo)。本文提出了一種基于SIP的FPGA驅(qū)動(dòng)電壓補(bǔ)償測試技術(shù)，該技術(shù)采用卷積神經(jīng)網(wǎng)絡(luò)與長短時(shí)記憶網(wǎng)絡(luò)（CNN?LSTM）的混合模型對硬件的內(nèi)阻損耗進(jìn)行預(yù)測。通過上述模型可以精確地估計(jì)出在測試過程中可能發(fā)生的內(nèi)阻損耗，并將預(yù)測結(jié)果實(shí)時(shí)地反饋到自動(dòng)化測試設(shè)備中，從而對驅(qū)動(dòng)電壓進(jìn)行動(dòng)態(tài)調(diào)整，并確保測試值更加接近芯片在實(shí)際工作條件下的驅(qū)動(dòng)電壓水平。該方法能極大地提高SIP電路芯片驅(qū)動(dòng)的測試精度，有效減少了因測試誤差導(dǎo)致的生產(chǎn)復(fù)測次數(shù)，實(shí)現(xiàn)了測試效率的提升。這一技術(shù)的應(yīng)用有望在電子測試領(lǐng)域帶來顯著的效益提升，推動(dòng)產(chǎn)業(yè)向更高質(zhì)量標(biāo)準(zhǔn)邁進(jìn)。

參考文獻(xiàn)

[1] 劉繼祥，錢宏文，廖明勛.基于SiP技術(shù)的某分組件及測試系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)[J].電子技術(shù)應(yīng)用，2022，48（7）：34?39.

[2] 褚振勇.FPGA設(shè)計(jì)及應(yīng)用[M].西安：西安電子科技大學(xué)出版社，2006.

[3] 伍松，毛宇河.高階矩陣并行求逆的FPGA設(shè)計(jì)與實(shí)現(xiàn)[J].機(jī)械設(shè)計(jì)與制造，2023（3）：187?192.

[4] 林曉會，解維坤，宋國棟.一種基于新型BIST的FPGA邏輯資源測試方法及其結(jié)構(gòu)：CN202310468691.7[P].2023?07?21.

[5] 解維坤.基于ATE的FPGA測試[J].電子與封裝，2009，9（12）：17?19.

[6] 李燦，韓先虎，程法勇，等.基于ATE的傳輸延遲測試方法優(yōu)化[J].現(xiàn)代電子技術(shù)，2023，46（20）：39?43.

[7] 王世穎.基于ATE的百萬門級FPGA測試方法的研究[D].成都：電子科技大學(xué)，2012.

[8] KIM Y， JERNITE Y， SONTAG D， et al. Character?aware neural language models [C]// Proceedings of the Thirtieth AAAI Conference on Artificial Intelligence. [S.l.]： ACM， 2016： 2741?2749.

[9] MA X， HOVY E. End?to?end sequence labeling via bi?directional LSTM?CNNs?CRF [EB/OL]. [2023?07?17]. https：//arxiv.org/pdf/1603.01354.

[10] 郭峰，陳金川，謝云.基于CNN?LSTM的運(yùn)動(dòng)想象腦電四分類研究[J].現(xiàn)代電子技術(shù)，2023，46（2）：132?136.

[11] 王育飛，郝德?lián)P，薛花，等.計(jì)及云圖和混沌特性的光伏功率組合預(yù)測方法[J].太陽能學(xué)報(bào)，2023（12）：74?81.

[12] KENNEDY J， EBERHART R. Particle swarm optimization [C]// Proceedings of ICNN'95?International Conference on Neural Networks. Perth， WA， Australia： IEEE， 1995： 968.

[13] CHUNG J， GULCEHRE C， CHO K H， et al. Empirical evaluation of gated recurrent neural networks on sequence modeling [EB/OL]. [2024?01?18]. https：//www.xueshufan.com/publication/1924770834.

作者簡介：黃" ?。?994—），男，江蘇鹽城人，碩士研究生，主要研究方向?yàn)榧呻娐窚y試技術(shù)。