距離走動補(bǔ)償優(yōu)化及FPGA實(shí)現(xiàn)

馬婷婷， 李毓琦， 成思文

（上海無線電設(shè)備研究所，上海200090）

0 引言

雷達(dá)探測遠(yuǎn)距離徑向運(yùn)動目標(biāo)時(shí)，發(fā)射脈沖串信號，然后對回波進(jìn)行長時(shí)間相參積累，再對每個(gè)距離門的回波信號進(jìn)行多普勒濾波，以提高對微弱目標(biāo)的探測能力［1］。然而對于高速運(yùn)動目標(biāo)而言，目標(biāo)相對于雷達(dá)的徑向運(yùn)動會引起回波包絡(luò)在脈沖重復(fù)周期內(nèi)發(fā)生走動。例如目標(biāo)徑向速度為600m／s，雷達(dá)的距離門為75m，在1s的積累時(shí)間內(nèi)目標(biāo)跨越8個(gè)距離門，造成目標(biāo)能量分散在很多個(gè)距離單元中。直接按距離門進(jìn)行FFT 時(shí)，信噪比損失嚴(yán)重，相參積累性能下降。因此，在相參積累前，需要對距離走動進(jìn)行補(bǔ)償，使回波包絡(luò)對齊。

本文在分析距離走動原理的基礎(chǔ)上，針對常用的目標(biāo)回波包絡(luò)補(bǔ)償算法普遍運(yùn)算量較大的問題，提出了抽取移位補(bǔ)償方法，避免了運(yùn)算冗余，減少了運(yùn)算量和處理時(shí)間。

1 常用距離走動補(bǔ)償方法

PD 雷達(dá)發(fā)射一長串線性調(diào)頻脈沖。發(fā)射脈沖的脈寬為Tp，調(diào)頻速率為γ，載頻為fc，忽略對后續(xù)相參積累沒有影響的時(shí)頻耦合項(xiàng)［2］，則第m個(gè)脈沖的基帶回波為

式中：τm為第m 個(gè)脈沖的延遲。

設(shè)目標(biāo)離雷達(dá)的初始位置為R0，徑向速度為v，則第m 個(gè)脈沖到達(dá)時(shí)刻，目標(biāo)與雷達(dá)之間的距離為Rm＝R0+vmT，則

式中：T 為雷達(dá)發(fā)射脈沖重復(fù)周期。

對目標(biāo)基帶回波進(jìn)行脈沖壓縮后，得

式中：B 為信號的帶寬，B ＝γTp。從式（3）可以看出，脈沖壓縮后的信號包絡(luò)呈sinc函數(shù)，且中心位于τm處。

由式（2）和式（3）可知，對于運(yùn)動目標(biāo)，徑向速度導(dǎo)致每個(gè)脈沖回波延遲τm不一樣，每個(gè)脈沖壓縮后信號包絡(luò)的中心位置也不同，即發(fā)生了包絡(luò)走動。

從慢時(shí)間維看，將會導(dǎo)致目標(biāo)能量分散，幅度降低，主瓣展寬，獲得的信噪比很差，不能從雜波中檢測目標(biāo)。因此，需要對回波信號進(jìn)行距離走動補(bǔ)償，使得包絡(luò)在慢時(shí)間維對齊。

包絡(luò)走動補(bǔ)償是在離散化后完成的。此時(shí)進(jìn)行移動是以采樣周期為單位的，若目標(biāo)的回波真實(shí)延遲是采樣周期的分?jǐn)?shù)倍，則會產(chǎn)生補(bǔ)償誤差。

常用的補(bǔ)償算法有包絡(luò)移位插值、頻域校正法和Keystone變換法［3］。

（1）包絡(luò)移位插值法

包絡(luò)移位插值法是對目標(biāo)回波進(jìn)行線性插值重構(gòu)，然后進(jìn)行時(shí)域移位使回波包絡(luò)對齊。為了減少運(yùn)算量，一般將線性插值和移位合并處理。包絡(luò)移位插值法的優(yōu)點(diǎn)是可以一次性補(bǔ)償分?jǐn)?shù)階的延遲差，但是，在采樣值較多的情況下，插值運(yùn)算使得移位的運(yùn)算量大大增加。

（2）頻域校正法

頻域校正法是在數(shù)字頻域脈沖壓縮時(shí)，在頻域上乘以延遲因子，補(bǔ)償各個(gè)脈沖之間的包絡(luò)走動差。但是，在窄帶系統(tǒng)中，頻域脈沖壓縮處理的運(yùn)算量和復(fù)雜度都大于時(shí)域脈沖壓縮處理。

（3）Keystone變換法

Keystone變換法是將回波變換到快時(shí)間維上進(jìn)行插值，再做慢時(shí)間尺度變換，以校正回波跨距離單元的走動。需要對脈沖壓縮后的信號在快時(shí)間維進(jìn)行傅里葉變換，再對頻域信號進(jìn)行慢時(shí)間維尺度變換。在積累脈沖數(shù)較多的情況下運(yùn)算量較大。

2 抽取移位補(bǔ)償方法

雷達(dá)積累處理系統(tǒng)框圖，如圖1所示。

常用距離走動補(bǔ)償在抽取降采樣之后實(shí)現(xiàn)。本文將抽取降采樣和距離走動補(bǔ)償合并處理，構(gòu)建抽取移位補(bǔ)償方法?；诔槿∫莆谎a(bǔ)償法的雷達(dá)系統(tǒng)框圖，如圖2所示。

圖1 雷達(dá)積累處理系統(tǒng)

圖2 基于抽取移位補(bǔ)償法的雷達(dá)積累處理系統(tǒng)

傳統(tǒng)意義上抽取降采樣對離散信號固定位置抽取，對抽取后的信號序列補(bǔ)償［4］。抽取移位補(bǔ)償方法是將抽取降采樣與距離走動補(bǔ)償重新統(tǒng)籌，分成變動抽取和脈間循環(huán)移位兩部分完成走動補(bǔ)償。

將數(shù)字下變頻后的信號看成一組橫向序列，變動抽取降采樣是指不同組的信號序列抽取位置是動態(tài)的，脈內(nèi)循環(huán)移位是在同一脈沖內(nèi)，將抽取后的信號進(jìn)行移位處理。因此，抽取移位補(bǔ)償方法的核心是根據(jù)距離走動量推導(dǎo)出變動抽取位置以及循環(huán)移位量。

2.1 補(bǔ)償參數(shù)設(shè)計(jì)

處理機(jī)對回波在快時(shí)間維進(jìn)行采樣，每個(gè)回波采樣點(diǎn)數(shù)為N，接收到M 個(gè)回波脈沖后，按矩陣方式排列，橫向?yàn)榭鞎r(shí)間維，縱向?yàn)槁龝r(shí)間維。若長時(shí)間積累，目標(biāo)回波包絡(luò)就會發(fā)生走動，需要補(bǔ)償，保證目標(biāo)回波能量聚集在同一個(gè)距離單元，提高相參積累后的信噪比。

設(shè)采樣信號經(jīng)過數(shù)字下變頻后為sm（n），距離走動校正后信號為ym（n），抽取倍數(shù)為L，則

如圖3所示，斜線點(diǎn)表示對回波采樣，采樣率為fs。距離走動，信號分散在不同距離門內(nèi)。距離走動補(bǔ)償是將信號集中到同一距離門內(nèi)并L倍抽取，得到補(bǔ)償后的信號，如水平線點(diǎn)表示，信號集中在第0 號距離門，速率為fs，L，fs＝L×fs，L。將分散在第i號距離門的信號映射到第0號距離門，需補(bǔ)償?shù)艟嚯x走動量ΔRm。

圖3 距離走動補(bǔ)償示意圖

一般目標(biāo)的回波真實(shí)延遲并不是采樣周期的整數(shù)倍，若只是以采樣周期為單位進(jìn)行移位，必然會造成補(bǔ)償誤差。采用小數(shù)補(bǔ)償和整數(shù)補(bǔ)償兩部分來減少小數(shù)階延遲帶來的損失。整數(shù)補(bǔ)償以抽取后信號周期為單位進(jìn)行移位，余下的由小數(shù)補(bǔ)償完成。采樣率fs是抽取后信號速率fs，L的L倍，從L 個(gè)點(diǎn)中選取1個(gè)離目標(biāo)最近點(diǎn)作為小數(shù)補(bǔ)償后的值。可見，小數(shù)補(bǔ)償同時(shí)完成了抽取工作。

整數(shù)補(bǔ)償需在同一組脈沖內(nèi)部完成移位補(bǔ)償，稱為脈內(nèi)循環(huán)移位補(bǔ)償，設(shè)定移位參數(shù)為h；小數(shù)補(bǔ)償從L 個(gè)點(diǎn)中抽取靠近目標(biāo)最近點(diǎn)時(shí)，每次抽取位置不同，稱為變動抽取位置補(bǔ)償，設(shè)定抽取參數(shù)為q。如圖3 所示，需補(bǔ)償?shù)淖邉恿坑尚?shù)補(bǔ)償量A 與整數(shù)補(bǔ)償B兩部分組成。因此，根據(jù)走動量計(jì)算出參數(shù)q、h值是完成距離走動補(bǔ)償?shù)年P(guān)鍵。

設(shè)ADC采樣時(shí)距離分辨單元為ΔC1，抽取后距離分辨單元為ΔC2，彈目徑向速度為v，由式（4）可得

當(dāng)前脈沖周期內(nèi)距離走動量為ΔRm，那么脈內(nèi)循環(huán)移位補(bǔ)償?shù)囊莆粎?shù)為

式中：int（·）表示取整。

信號點(diǎn)按照移位量h 移位后，將總的走動量減去整數(shù)階移動量，余下的走動量以變動抽取位置補(bǔ)償，抽取參數(shù)為

脈沖內(nèi)的回波信號看成一組序列，從每L 個(gè)點(diǎn)中取第q 個(gè)值，再按h值進(jìn)行移位，重新排列后的信號會聚集在同一距離門內(nèi)，完成走動補(bǔ)償。

2.2 抽取移位補(bǔ)償?shù)腇PGA設(shè)計(jì)

FPGA 內(nèi)置豐富的BlockRAM 存儲資源，并具有并行流水快速實(shí)現(xiàn)算法功能的優(yōu)勢。根據(jù)計(jì)算整數(shù)階移位補(bǔ)償及小數(shù)階抽取補(bǔ)償方法，在FPGA 中給予映射并實(shí)現(xiàn)。

小數(shù)階主要是根據(jù)抽取位置q不同來實(shí)現(xiàn)補(bǔ)償，整數(shù)階主要是根據(jù)移位量h 來實(shí)現(xiàn)對齊。整個(gè)算法實(shí)現(xiàn)主要分成控制模塊、雙口RAM 存儲模塊以及補(bǔ)償參數(shù)計(jì)算模塊。FPGA 做校正的模塊框圖如圖4所示。

圖4 校正模塊框圖

控制模塊是用狀態(tài)機(jī)來控制整個(gè)系統(tǒng)數(shù)據(jù)流向以及各個(gè)模塊時(shí)序狀態(tài)；雙口RAM 存儲模塊是緩存小數(shù)階補(bǔ)償并抽取后的數(shù)據(jù)，最終根據(jù)控制信號輸出不同起始地址數(shù)據(jù)，對緩存中的數(shù)據(jù)進(jìn)行移位輸出，得到距離補(bǔ)償后的數(shù)據(jù)；算取參數(shù)補(bǔ)償模塊是以一個(gè)脈沖周期為時(shí)間單位，并乘以當(dāng)前速度v，來進(jìn)行算取距離走動量，結(jié)合以上給出的公式，計(jì)算出小數(shù)階補(bǔ)償抽取位置q 和整數(shù)階循環(huán)移位量h。FPGA 實(shí)現(xiàn)流程圖如圖5所示。

圖5 距離走動補(bǔ)償FPGA 實(shí)現(xiàn)流程

為了保證一個(gè)脈沖周期內(nèi)的數(shù)據(jù)在當(dāng)前周期進(jìn)行循環(huán)移位而不會被移到相鄰脈沖之中，采取以下做法：當(dāng)以h為首地址讀取雙口RAM 時(shí)，若讀到尾地址，則循環(huán)到0地址繼續(xù)讀取，直到讀取到h-1地址。這樣循環(huán)讀取數(shù)據(jù)N 點(diǎn)數(shù)據(jù)即表示本脈沖周期內(nèi)距離走動補(bǔ)償完成。

2.3 抽取移位補(bǔ)償?shù)腇PGA設(shè)計(jì)

由式（7）和（8）可見，在計(jì)算q以及h 時(shí)，需要使用乘法器和除法器，在FPGA 中可以調(diào)用乘法器和除法器的IP 核。計(jì)算距離走動量需要1個(gè)乘法器IP核，流水延時(shí)3個(gè)時(shí)鐘周期；計(jì)算h 值時(shí)需1個(gè)乘法器IP 核，并有3個(gè)時(shí)鐘流水延遲；算取q值時(shí)需1個(gè)乘法器IP核和一個(gè)除法器，至少有6個(gè)時(shí)鐘流水延遲。

重新分析公式，計(jì)算q 以及h 可以看成是距離走動量對fs，L求商、求余，并余數(shù)對以fs求商的過程。

考慮到fs及fs，L均為2的冪次方，在計(jì)算這兩個(gè)參數(shù)時(shí)可以進(jìn)行優(yōu)化，求余求商的過程用減法器以及移位過程來替代，流水延時(shí)2個(gè)時(shí)鐘周期。具體對比結(jié)果，如表1所示。

表1 優(yōu)化前后資源、運(yùn)算量及延時(shí)對比

可以看出，原調(diào)用IP核來計(jì)算參數(shù)的過程就可以轉(zhuǎn)換為采用簡單的移位累加邏輯來實(shí)現(xiàn)，這在FPGA 中不僅可以節(jié)省使用資源，還可以減少結(jié)果輸出延時(shí)。

3 實(shí)測結(jié)果分析

為了驗(yàn)證此種距離走動補(bǔ)償實(shí)現(xiàn)方法的性能，將此模塊應(yīng)用到探索一代項(xiàng)目中，在長時(shí)間積累前進(jìn)行距離走動補(bǔ)償。雷達(dá)接收機(jī)輸出中心頻率為60 MHz、帶寬為2 MHz的中頻信號?？紤]到信號帶寬遠(yuǎn)小于中心頻率，采用帶通采樣技術(shù)，以降低成本，便于后續(xù)處理，選用ADC 采樣率fs為16 MHz。

為了滿足輸出信號速率大于等于原信號帶寬，以8倍進(jìn)行抽取，抽取以后信號速率fs，L為2 MHz。一個(gè)脈沖周期內(nèi)有512個(gè)距離波門，積累脈沖周期為1 024個(gè)。在雷達(dá)導(dǎo)引頭工作前，由系統(tǒng)預(yù)定裝置速度為8km／s。

FPGA 采 用XilinxVirtex5 的XC5VSX95T器件，在ISE平臺綜合實(shí)現(xiàn)。將FPGA 補(bǔ)償后的結(jié)果通過RapidIO 接口實(shí)時(shí)送入DSP，并將數(shù)據(jù)導(dǎo)入Matlab中進(jìn)行分析對比。補(bǔ)償前后脈沖相對位置，如圖6所示。

圖6 補(bǔ)償前后脈沖相對位置對比圖

以第1個(gè)回波的脈沖包絡(luò)與第38個(gè)回波的脈沖包絡(luò)為例進(jìn)行對比，補(bǔ)償前，距離走動現(xiàn)象如圖6（a）所示，相對走動了2個(gè)距離門。經(jīng)本文提出的抽取移位補(bǔ)償后，如圖6（b）所示，在第581個(gè)距離門內(nèi)包絡(luò)重疊，即表示回波在第581個(gè)距離門能量達(dá)到聚集。

再對補(bǔ)償前后相參積累結(jié)果進(jìn)行對比，目標(biāo)靜止時(shí)信噪比為38.9dB，不補(bǔ)償距離走動的情況下信噪比為30.6dB，補(bǔ)償距離走動后的信噪比為38.8dB。

可以發(fā)現(xiàn)，采用抽取移位補(bǔ)償后，回波信號得到了很好的積累，幾乎接近于目標(biāo)靜止時(shí)的信噪比。

用優(yōu)化后的結(jié)構(gòu)，對回波進(jìn)行走動補(bǔ)償，并進(jìn)行相參積累。補(bǔ)償前后的回波時(shí)域信號，如圖7所示。

可以看出，補(bǔ)償前各個(gè)脈沖能分量散在579、580及581等不同距離門內(nèi)，隨著脈沖積累增多，能量走動越嚴(yán)重，而經(jīng)過補(bǔ)償后，能量全部集中在第581個(gè)距離門，排列整齊，相參積累做多普勒濾波時(shí)，能獲得很好的信噪比，可以快速檢測到目標(biāo)位置。

4 結(jié)束語

結(jié)合實(shí)際工程應(yīng)用特點(diǎn)，本文提出結(jié)構(gòu)簡單、易基于FPGA 實(shí)現(xiàn)的距離走動補(bǔ)償?shù)姆椒ǎ扇⌒?shù)階和整數(shù)階分開補(bǔ)償，取得了良好的補(bǔ)償效果。

相比于插值移位法，小數(shù)階抽取補(bǔ)償和整數(shù)階移位補(bǔ)償大大減小了運(yùn)算量，實(shí)現(xiàn)結(jié)構(gòu)簡單。另外對獲取補(bǔ)償所需要的抽取和移位參數(shù)的運(yùn)算進(jìn)行了優(yōu)化，進(jìn)一步減少運(yùn)算量的同時(shí)，節(jié)約了乘法器資源，縮短了運(yùn)算延時(shí)時(shí)間，提高了系統(tǒng)的實(shí)時(shí)處理能力。

圖7 補(bǔ)償前后時(shí)域相參積累能量對比圖

［1］ 丁鷺飛，耿富錄.雷達(dá)原理（第三版）［M］.西安：西安電子科技大學(xué)出版社，2002.

［2］ 陳遠(yuǎn)征，朱永鋒，趙宏鐘，等.基于包絡(luò)插值移位補(bǔ)償?shù)母咚龠\(yùn)動目標(biāo)的積累檢測算法研究［J］.信號處理，2004，20（4）：387-390.

［3］ 夏卓卿.脈沖多普勒雷達(dá)長時(shí)間積累技術(shù)研究［D］.成都：電子科技大學(xué)，2010.

［4］ D J Rabideau，P Parker，D Rabideau.Ubiquitous MIMO Digital Array Radar［C］.Conference Record of the 37th Asilomar Conference on Signals，Systems and Computers，2003：1057-1064.