基于IEEE1588的數(shù)字化變電站同步方案研究

國網(wǎng)保定供電公司 趙海霞 王向東 柴 青

引言

數(shù)字化變電站是指由智能化一次設備、網(wǎng)絡化二次設備等基于IEC 61850通信協(xié)議分層構建、能實現(xiàn)智能設備間信息共享和互操作的現(xiàn)代化變電站[1]。數(shù)字化變電站分為過程層，間隔層和變電站層，各層之間通過高速的以太網(wǎng)進行通信。

IEC61850針對不同應用的同步時鐘報文定義了5個等級(T1～T5)，其中用于計量的T5等級精度達到±1 μs[2]。對于SCADA應用中的同步實現(xiàn)，標準中明確了采用簡單網(wǎng)絡時間同步協(xié)議(SNTP)，但它只能實現(xiàn)毫秒級精度(T1)，不能滿足同步采樣的時間精度要求。2002年底發(fā)布的IEEE1588是用于測量和自動化系統(tǒng)中的高精度網(wǎng)絡時鐘同步協(xié)議，能夠達到亞微秒級的同步精度，協(xié)議中定義的各類同步報文都是基于用戶數(shù)據(jù)報協(xié)議與網(wǎng)絡協(xié)議(UDP/IP)多播報文發(fā)送的，適合在以太網(wǎng)上實現(xiàn)，能夠?qū)崿F(xiàn)過程總線的高精度同步要求[3]。

1 IEEE1588同步原理

IEEE1588的基本功能是使分布式網(wǎng)絡內(nèi)的時鐘與最精確時鐘保持同步，它定義了一種精確時間協(xié)議PTP(Precision Time Protocol)，用于對標準以太網(wǎng)或者其他采用多播技術的分布式總線系統(tǒng)終端設備中的時鐘進行亞微秒級的同步。

IEEE1588協(xié)議采用分層的主從式模式進行時鐘同步，主要定義了4種多點傳送的報文，分別為同步報文(Sync)、跟隨報文(Follow up)、延時請求報文(Delay Request)、延時響應報文(Delay Response)。同步的過程分以下兩步執(zhí)行。

1.1 時鐘偏移量測量

主方(Master)周期性的發(fā)送同步報文給從方(Slave)，周期一般為2秒，此報文的信息包括報文離開主時鐘的時間估計值。主時鐘測量發(fā)送的準確時間TM1，從時鐘測量接收的準確時間TS1。之后主時鐘發(fā)出跟隨報文，此報文包含同步報文放到PTP通信路徑上的更為精確的估計值。時鐘根據(jù)同步報文和跟隨報文中的信息來計算偏移量，然后按照這個偏移量來修正從時鐘的時間，如果在傳輸路徑中沒有延遲，那么兩個時鐘就會同步，如圖1所示。

圖1 時鐘偏移量測量報文交換示意圖

計算如下：

Offset：偏移量；△t：傳輸延遲；

Offset=TS1-TM1-△t（初值為0）

調(diào)整時間：TS=TS1-Offset=TM1+△t

此時把系統(tǒng)時間修改為TS，與主時鐘相差傳輸延遲的時間△t。只要能準確計算△t，即可得到精確時鐘了。為此PTP協(xié)議中專門通過延時請求報文和延時響應報文來計算傳輸延遲的時間Delay。為了提高修正精度，可以把主時鐘到從時鐘的報文傳輸延遲等待時間考慮進來，即延遲測量，這是第二個階段。

1.2 延遲測量

從時鐘向主時鐘發(fā)出一個延時請求報文，在這個過程中決定該報文傳遞準確時間TS3。主時鐘對接收報文打上一個時間戳，然后在延遲響應報文中把接收時間戳TM3送回到從時鐘。根據(jù)傳遞時間戳TS3和主時鐘提供的接收時間戳TM3，從時鐘計算與主時鐘之間的延遲時間。與偏移測量不同，延遲測量是不規(guī)則進行的，其測量間隔時間（4～60秒之間的隨機值）比偏移測量間隔時間要大。這樣使得網(wǎng)絡尤其是設備終端的負荷不會太大，如圖2所示。

圖2 延遲測量報文交換示意圖

計算如下：

假設報文由主到從所用的時間與由從到主所用的時間相同，所以

△t=TS2-TM2+（TM3-TS3）/2

當從時鐘收到TM4同步報文時

Offset=TS4-TM4-△t

此時從時鐘更新為TS=TM4+△t，時鐘就和主時鐘一致了。

2 數(shù)字化變電站時鐘同步方案

為便于對同步過程的掌控，對IEEE 1588的站內(nèi)應用做出幾點限制：1)過程層、間隔層以及變電站層設備只作為對時網(wǎng)絡末節(jié)點，扮演從時鐘角色；2)通信網(wǎng)絡中的交換機或路由器作為從時鐘參與整個對時過程；3)設置專用根時鐘(GC)作為整個對時網(wǎng)絡的時鐘參考源，該根時鐘可以有多個網(wǎng)口，但不是交換機或路由器。經(jīng)過上述限制，數(shù)字化變電站對時網(wǎng)絡的層次變得清晰，功能明確，通用性更強[4]。

本文以過程網(wǎng)絡和站級網(wǎng)絡相互獨立為例，如圖3（圖中未畫冗余網(wǎng)絡），基于上述限制，站級網(wǎng)絡對時和過程網(wǎng)絡對時也將被隔開。

圖3 過程網(wǎng)絡與站級網(wǎng)絡相互獨立的變電站通信網(wǎng)絡結構

方案一：過程網(wǎng)絡和站級網(wǎng)絡都采用IEEE1588同步方案

如圖4(a)所示，專用GC分別連接到過程網(wǎng)絡與站級網(wǎng)絡。GC接入過程網(wǎng)絡與站級網(wǎng)絡中的交換機，對時報文在GC與從時鐘間進行交互，完成對時。此方法需要全站過程層和間隔層設備的以太網(wǎng)芯片、變電站層計算機的網(wǎng)卡以及通信網(wǎng)絡中的交換機或路由器都支持 IEEE1588硬件對時，投資較大，但全站設備都能實現(xiàn)高精度時鐘同步。

方案二：過程網(wǎng)絡采用IEEE1588，站級網(wǎng)絡采用SNTP同步方案

如圖4(b)所示，SNTP服務器通過一個支持IEEE 1588的網(wǎng)口與GC對時，通過另一個不需要支持IEEE 1588的網(wǎng)口接入站級網(wǎng)絡，以SNTP方式對變電站層設備對時。過程網(wǎng)絡的對時方法與方案一相同。此處的SNTP服務器可以和GC優(yōu)化成一個時鐘服務器，該時鐘服務器一個網(wǎng)口以SNTP對時，一個網(wǎng)口以IEEE 1588對時，這樣可以優(yōu)化功能配置，節(jié)省投資。此方法針對變電站層設備對時鐘同步精度要求較低的特點，省去了變電站層計算機網(wǎng)卡以及站級網(wǎng)絡中的交換機或路由器對IEEE 1588的支持，將功能實現(xiàn)與經(jīng)濟性很好地結合在了一起。

圖4 數(shù)字化變電站對時方案

3 IEEE1588在數(shù)字化變電站應用中的相關問題

3.1 網(wǎng)絡傳輸?shù)难舆t

上文中分析IEEE1588的同步原理時，假設報文由主到從與由從到主所用的時間相同，實際上這個假設并不成立，網(wǎng)絡延時的不確定性和不對稱性對對時精度會產(chǎn)生影響。IEEE1588采用邊界時鐘來解決這個問題，它通過給網(wǎng)絡元件加一個時鐘，并與主時鐘保持同步，從而消除網(wǎng)絡元件延時抖動。它直接接收主時鐘報文，與主時鐘的傳輸延時不存在排隊和存儲問題，所以需要分支時使用帶邊界時鐘的網(wǎng)絡元件。

與普通時鐘不同，邊界時鐘有很多端口，其中一個端口做從時鐘，其它端口做主時鐘，形成時鐘的分級拓撲，邊界時鐘的同步性能不會受網(wǎng)絡負載影響。

3.2 時鐘的不穩(wěn)定性

一般，不同網(wǎng)絡節(jié)點上的時鐘采用的晶振不一樣，環(huán)境等因素也會對晶振產(chǎn)生影響，因此每個節(jié)點上時鐘的原始運行速度相差較大。假設晶振的精度為10ppm，則兩個節(jié)點上時鐘在同步周期內(nèi)（假設為2秒）產(chǎn)生的偏差最大可達到10×10-6×2×2=40μs。如果考慮不同節(jié)點時鐘采用不同頻率的晶振，由于定時器分頻帶來的偏差，實際的偏差可能會更大。

針對這種情況，除了選擇性能優(yōu)越的晶振以外，還可采用軟件補償?shù)姆椒?，如時鐘速率調(diào)節(jié)算法等。

3.3 同步精度的極限條件

4 總結

數(shù)字化變電站對時鐘同步的要求很高，尤其是過程層網(wǎng)絡，IEEE1588能夠?qū)崿F(xiàn)亞微秒級的對時精度，對數(shù)字化變電站的發(fā)展具有重大的意義。本文主要介紹了IEEE1588的同步原理，數(shù)字化變電站的同步方案和IEEE1588應用于數(shù)字化變電站中出現(xiàn)的有關問題，希望對具體的工程應用有所幫助。

[1]劉慧源,郝后堂,李延新,等.數(shù)字化變電站同步方案分析[J].電力系統(tǒng)自動化,2009,33(3):55-58

[2]IEC 61850-5,Communication networks and systems in substations,part 5:Communication requirements for functions and device models[S].2003.

[3]IEEE.IEEE Standard for a Precision Clock Synchronization Protocol for Networked Measurement and Control Systems[S].IEEE,New York ANSI/IEEE Std,2002:1588-2002.

[4]趙上林,胡敏強,竇曉波,等.基于IEEE 1588的數(shù)字化變電站時鐘同步技術研究[J].電網(wǎng)技術,2008,32(21):97-102.

[5]Roland Holler,Georg gaderer,Hannes Muhr and Nikolaus Kero,Chip-Design Building Blocks for Precision Clock Synchronization,IEEE1588 Annual,2005.