基于合作信標的水聲跟蹤數(shù)字信號處理系統(tǒng)設(shè)計*

黃其培

(昆明船舶設(shè)備研究中心 昆明 650051)

?

基于合作信標的水聲跟蹤數(shù)字信號處理系統(tǒng)設(shè)計*

黃其培

(昆明船舶設(shè)備研究中心 昆明 650051)

高速數(shù)字信號處理系統(tǒng)作為水聲跟蹤測量系統(tǒng)的核心設(shè)計部分,在合作信標水聲跟蹤應(yīng)用中,基于實時性的考慮,系統(tǒng)采用了FPGA和DSP結(jié)合設(shè)計。論文給出了系統(tǒng)硬件設(shè)計框圖,并詳細介紹了該軟件設(shè)計流程及接口設(shè)計。通過湖上水聲跟蹤試驗,驗證了系統(tǒng)設(shè)計的實用性、可靠性,且該系統(tǒng)現(xiàn)已投入工程應(yīng)用,取得了明顯的經(jīng)濟效益。

水聲跟蹤; 合作信標; DSP; 數(shù)字信號處理; 軟件設(shè)計

Class Number TP302

1 引言

為了提高科研試驗的精確性及可靠性,為工程應(yīng)用提供有力保障,系統(tǒng)設(shè)計了基于合作信標的水聲跟蹤測量系統(tǒng),滿足了多目標、高精度、實時性的跟蹤測量。跟蹤系統(tǒng)主要包括水下坐底式接收基陣(短基線陣和長基線陣)、岸上數(shù)字信號處理系統(tǒng)及上位機數(shù)據(jù)解算軟件。高速數(shù)字信號處理系統(tǒng)主要完成水下基陣的三路水聲信號(x,y,z)的采樣,信號鑒幅、鑒寬處理,信號時差測量及深度解算和數(shù)據(jù)傳輸功能。采用譜估計和線性相關(guān)處理算法,判斷出采集脈沖的特征(即屬于哪個目標,何種脈沖性質(zhì)),計算此原始信號的包絡(luò),并求出原始信號平均幅度,根據(jù)脈沖性質(zhì)進行目標識別,把以上數(shù)據(jù)以約定的數(shù)據(jù)格式發(fā)送到上位機。

高速數(shù)字信號處理系統(tǒng)是水聲跟蹤測量系統(tǒng)的關(guān)鍵核心部分,本設(shè)計采用FPGA和DSP結(jié)合設(shè)計,實時性高,數(shù)據(jù)處理能力強[1]。長期的系統(tǒng)運行及湖上試驗驗證,證明了系統(tǒng)的穩(wěn)定、可靠,目前已投入工程應(yīng)用,取得了明顯的經(jīng)濟效益。

2 系統(tǒng)原理

根據(jù)水下目標跟蹤系統(tǒng)信號處理任務(wù)及實時性要求,本設(shè)計選用ADI公司TigerSHARC?系列的ADSP-TS201作為主處理器。以同步脈沖到達為起點,由AD7665芯片對原始信號以500kHz的采樣率實現(xiàn)對來自水聲的多路模擬信號的連續(xù)同步采集,同時對采集的信號進行分析處理,經(jīng)過對脈沖信號的時延估計、寬度鑒別,檢測識別出有效信號,并精確估計信號時延和目標深度,將這些信息通過RS422口發(fā)給上位機,最終通過上位機軟件解算,實現(xiàn)跟蹤軌跡實時、動態(tài)顯示。高速數(shù)字信號處理系統(tǒng)能夠與上位機進行實時通訊,同時通過發(fā)送相應(yīng)的控制信息,以實現(xiàn)上位機對數(shù)字系統(tǒng)的控制。

3 硬件環(huán)境

數(shù)字信號處理設(shè)備硬件電路主要由ADSP-TS201、A/D、D/A、總線擴展口、高速RAM、FPGA、FLASH等組成,數(shù)字信號處理系統(tǒng)硬件結(jié)構(gòu)圖如圖1所示。

DSP處理器采用ADI公司最新推出的TigerSHARC?系列浮點DSP,其內(nèi)核時鐘頻率高達600MHz,片內(nèi)具有24Mbit的動態(tài)存儲器。TS201內(nèi)部具有四條獨立的128bit的數(shù)據(jù)總線,內(nèi)部數(shù)據(jù)帶寬高達33.6G byte/s。和FPGA相比,TS201的高性能、編程的靈活性、多處理器協(xié)同工作能力、高IO吞吐率等特點,使它更適用于大規(guī)模的信號處理任務(wù)[2]。芯片內(nèi)部集成JTAG在線可編程仿真口,通過外接仿真電纜由PC機實現(xiàn)程序下載和在線仿真。

FLASH存儲芯片采用Fujitsu公司的MBM29LV400BC,可用作512M×8bit和256K×16bit兩種方式。

A/D轉(zhuǎn)換器選用ADI公司的AD7665,它的最大采樣頻率為570kSPS,采樣精度16位,輸入動態(tài)范圍可達±10V,可以滿足水下目標信號動態(tài)范圍的要求[3]。

D/A轉(zhuǎn)換器選用ADI公司的AD5663,分辨率16位,雙路電流型輸出,經(jīng)兩級運放后輸出電壓范圍為(-5V,+5V)。

FPGA選用Altera公司Cyclone Ⅱ系列的EP2C35芯片,用于實現(xiàn)板上的接口與時序邏輯。系統(tǒng)將雙端口RAM、RS422通信協(xié)議、DAC接口、復(fù)位與“看門狗”等統(tǒng)一集成在FPGA中,簡化了硬件平臺的設(shè)計。FPGA的配置芯片采用的是EPCS16[4]。

4 軟件詳細設(shè)計

4.1 接口設(shè)計

數(shù)字信號處理組件通過RS422串口通信服務(wù)器,按照約定的通信協(xié)議,接收試驗參數(shù),將目標信息傳送給上位PC機,PC機根據(jù)這些信息進行彈道跟蹤測量[5]。接口關(guān)系如圖2所示。

圖2 數(shù)字信號處理組件與PC機接口

4.2 信標體制

根據(jù)工程項目的實際要求,系統(tǒng)設(shè)計能夠滿足工程應(yīng)用的多種信標解算,出于相關(guān)規(guī)定要求,這里只對某一種信標體制作簡要介紹,如圖3所示。該信標體制的同步周期(t1),測量周期(t2),深度值的時延值調(diào)制時間為t3。一個同步周期包括四組脈沖信號,每組信號分別由CW單頻脈沖和LFM調(diào)頻脈沖構(gòu)成[6]。

圖3 信標體制

系統(tǒng)進行信號檢測時,分別對脈沖信號進行特征甄別和時延估計,并把相應(yīng)的結(jié)果經(jīng)時差去模糊修正和抗干擾處理后傳送至上位機。

4.3 工作程序

工作程序的軟件處理主要包括:初始化程序;啟動A/D采集原始信號;實時對信號進行功率譜分析[7];將滿足功率譜的原始信號進行包絡(luò)檢波并進行信號特征識別,求出原始信號對應(yīng)的包絡(luò)前沿和平均幅度;信號歸一化處理;頻率估計和樣本重構(gòu);信號特征鑒別;把相關(guān)數(shù)據(jù)以約定的數(shù)據(jù)格式發(fā)送到上位機。

程序部分主要包括:

1) 程序初始化模塊;

2) 主程序模塊;

3) 同步中斷服務(wù)程序模塊;

4) RS422串口中斷服務(wù)模塊;

5) 雙口RAM半滿中斷處理模塊;

6) DMA中斷處理模塊;

7) 信號功率譜分析模塊;

8) 信號頻率估計和樣本重構(gòu)模塊;

9) 相關(guān)處理模塊;

10) 包絡(luò)檢波模塊;

11) 數(shù)據(jù)傳送模塊;

12) 多普勒修正模塊。

目標信號經(jīng)過前置放大、濾波后,將原始信號送給處理板的A/D采集部分,兩路A/D以500kHz的采樣速率進行同步采集[8],DSP分析采集到的數(shù)據(jù),進行包絡(luò)檢波、寬度判別、記錄有效信號時延值,如果滿足設(shè)定門限值,進行實時的功率譜分析、信號特征判斷,而對于未滿足包絡(luò)檢波門限的脈沖,則直接進行檢測±LFM信號的特征分析[9]。根據(jù)脈沖性質(zhì)進行信號特征識別,將分析結(jié)果通過RS422口傳送到上位機。數(shù)字信號處理系統(tǒng)信號流程如圖4所示。

圖4 數(shù)字信號處理組件與PC機接口

4.3.1 主程序處理模塊

主程序部分主要完成對采集到的信號進行包絡(luò)、譜分析有效后,計算出原始信號的包絡(luò)平均和幅度,頻率、時延估計及信號特征判別(對于調(diào)頻信號,還要進行與樣本信號的相關(guān)處理)[10],同時對檢測結(jié)果進行時差去模糊修正和抗干擾處理[11]。通過統(tǒng)計DMA所傳輸?shù)臄?shù)據(jù)塊進行計時,每間隔0.5s將目標號(以便多目標之間區(qū)別)、脈沖周期號、信號到達的絕對時間、轉(zhuǎn)化后的信號時差數(shù)據(jù)、信號特征、采樣信號平均幅度、信號多普勒頻偏等信息送往上位機處理。軟件程序處理流程如圖5所示。

圖5 軟件程序處理流程

4.3.2 RS422串口中斷服務(wù)模塊

DSP與上位機的通信采用RS422串口標準,系統(tǒng)中的RS422通信協(xié)議在FPGA中實現(xiàn)。同時,FPGA為DSP通過串口發(fā)送/接收數(shù)據(jù)提供寄存器接口。這樣就大大減輕了DSP的工作量,具體串口工作由FPGA來實現(xiàn)。當(dāng)上位機向DSP的發(fā)送多個字節(jié)數(shù)據(jù),DSP將在串口中斷中完成整包數(shù)據(jù)接收,并進行處理及控制命令選擇判斷,DSP根據(jù)不同的判斷結(jié)果,執(zhí)行不同的命令(如:模式設(shè)置、增益控制、系統(tǒng)復(fù)位等),同樣,DSP也可以通過串口向上位機反饋數(shù)據(jù)信息。串口中斷處理流程如圖6所示。

圖6 RS422串口中斷流程圖

5 跑船試驗驗證

為了驗證系統(tǒng)設(shè)計,進行了湖上跑船試驗,在跑船過程中,艦船攜帶信標聲源和GPS設(shè)備在已布放了長、短基線的水域按指定路線航行,船航行的過程中信標聲源一直是發(fā)射狀態(tài),GPS也實時地把位置信息傳送至跟蹤系統(tǒng),同時在岸端通過跟蹤系統(tǒng)進行實時的水聲跟蹤,實驗結(jié)果表明能夠很好地跟蹤出目標軌跡,且目標跟蹤軌跡與GPS軌跡有較好的重合性,該試驗過程中采用差分GPS設(shè)備,精度達厘米級,圖7為兩個不同短基線陣區(qū)的跑船試驗結(jié)果,圖8為長基線陣區(qū)跑船試驗結(jié)果,圖中實線軌跡為水聲跟蹤軌跡,虛線軌跡為GPS軌跡。該工程投入使用已經(jīng)為多個條次產(chǎn)品做了有效考核,達到了令人滿意的結(jié)果。該高精度水聲跟蹤測量系統(tǒng)將為我國海軍試驗靶場建設(shè)提供有力保障,也將成為產(chǎn)品鑒定的有效依據(jù),由此驗證了系統(tǒng)定位精確性、實用性、可靠性及穩(wěn)定性。

圖7 短基線跑船試驗結(jié)果

圖8 長基線跑船試驗結(jié)果

6 結(jié)語

數(shù)字系統(tǒng)設(shè)計上采用真正模塊化、結(jié)構(gòu)化、功能化的設(shè)計,提高系統(tǒng)的可靠性。在信號處理方面主要考慮了同步測距的距離模糊、多途效應(yīng)、防漏點及時延測量等關(guān)鍵技術(shù),并采取了相應(yīng)的解決措施。最后,通過湖上長、短基線陣跑船試驗驗證,有很好的跟蹤效果,證明了軟件設(shè)計的實用性,可靠性,穩(wěn)定性,并現(xiàn)已投入工程應(yīng)用,為科研試驗,海洋開發(fā)等工程項目提供有力保障,產(chǎn)生了顯著的經(jīng)濟效益。

[1] 何蘇勤,王忠勇.TMS320C2000系列DSP原理及應(yīng)用技術(shù)[M].北京:電子工業(yè)出版社,2002.

[2] 蘇濤,蔡建隆,何學(xué)輝.DSP接口電路設(shè)計與編程[M].西安:西安電子科技大學(xué)出版社,2003.

[3] ADSP-TS201. TigerSHARC Processor Hardware Reference, Rev 1.1,December,2004.

[4] ADSP-TS201. TigerSHARC Processor Programming Reference, Rev 1.0,August,2004.

[5] 彭啟琮,武樂琴,張艦,等.編譯.TMS320VC55X系列DSP的CPU與外設(shè)[M].北京:清華大學(xué)出版社,2005,12.

[6] 何成兵,黃建國,閻振華,等.M元擴頻OFDM水聲通信新方法[J].西北工業(yè)大學(xué)學(xué)報,2007,25(2):190-194.

[7] 胡廣書.數(shù)字信號處理-理論、算法與實現(xiàn)[M].北京:清華大學(xué)出版社,2003.

[8] 高西全,丁玉美.數(shù)字信號處理[M].西安:西安電子科技大學(xué)出版社,2008.

[9] 趙延安,張效民,姚運啟,等.艦船輻射噪聲功率譜特征提取及系統(tǒng)實現(xiàn)[J].計算機測量與控制,2010(8):1821-1824.

[10] 宋振宇,丁勇鵬,趙秀麗,等.基于LOFAR譜圖的水下目標識別方法[J].海軍航空工程學(xué)院學(xué)報,2011,26(3):283-286.

[11] 李秀坤,楊士莪.水下目標特征提取方法研究[J].哈爾濱工程大學(xué)學(xué)報,2001,22(1):25-29.

Digital Signal Processing System Design of Underwater Acoustic Tracking Base on Cooperative Beacon Signal

HUANG Qipei

(Kunming Shipborne Equipment Research and Test Center, Kunming 650051)

High speed digital signal processing system is the core part of the underwater acoustic tracking and measuring system. According to the cooperative beacon underwater acoustic tracking application, based on the consideration of real-time, the system uses FPGA and DSP combination design. This paper gives structure diagram of the hardware system, and introduces the software design process and interface design. By underwater acoustic tracking test on lake, the practicability, reliability of system design are verified, and the system has been put into engineering application, which achieved significant economic benefit.

underwater acoustic tracking, cooperative beacon signal, DSP, digital signal processing, software design

2015年6月3日,

2015年7月27日

黃其培,男,碩士,工程師,研究方向:水下航行體軌跡跟蹤測量技術(shù)。

TP302

10.3969/j.issn.1672-9730.2015.12.014