基于0.18 μm CMOS工藝的ZigBee分頻器設(shè)計(jì)

蔣雪琴

（四川信息職業(yè)技術(shù)學(xué)院，四川廣元628017）

基于0.18 μm CMOS工藝的ZigBee分頻器設(shè)計(jì)

蔣雪琴

（四川信息職業(yè)技術(shù)學(xué)院，四川廣元628017）

為了降低ZigBee分頻器的能量消耗，提出一種適用于2.45 GHz頻率的超低功率COMS分頻器，可以用于2.45 GHz整數(shù)分頻鎖相環(huán)頻率合成器中，適用于ZigBee標(biāo)準(zhǔn)網(wǎng)絡(luò)。提出的分頻器在吞脈沖分頻器的基礎(chǔ)上，通過一個(gè)簡(jiǎn)單的數(shù)字電路取代吞咽計(jì)數(shù)器，從而降低了功率消耗和設(shè)計(jì)復(fù)雜性。該分頻器的模量可以在481～496之間調(diào)整。所有的電路設(shè)計(jì)都基于0.16 μm的TSMC CMOS技術(shù)，使用1.8 V直流電壓供電。仿真結(jié)果顯示，在2.45 GHz ISM頻段中4 b分頻器的功耗為420 μW，相比之前類似分頻器減少了40%。

吞咽分頻器；整數(shù)分頻鎖相環(huán)；雙模量前置分頻器；ZigBee

[4-5]中引入了一個(gè)新的分頻器結(jié)構(gòu)，操作頻率高達(dá)5 GHz，功率效率為1.79 GHz/MW。在高頻整數(shù)分頻鎖相環(huán)中實(shí)現(xiàn)低功率和高頻分頻器的常用方法是基于脈沖咽分頻器[6]。在傳統(tǒng)的脈沖吞咽分頻器中，吞咽計(jì)數(shù)器是一個(gè)可加載的計(jì)數(shù)器，而且有一個(gè)相當(dāng)復(fù)雜的結(jié)構(gòu)[7]，在雙模前置分頻器輸出時(shí)代表實(shí)質(zhì)性的負(fù)載，因此浪費(fèi)了大量的能源，也限制了分頻器的工作頻率。本文提出一種設(shè)計(jì)分頻器的新方法，通過一個(gè)簡(jiǎn)單的數(shù)字電路取代吞咽計(jì)數(shù)器，與之前相同的作品相比，將分頻器的功率消耗降低了40%。在一個(gè)整數(shù)分頻鎖相環(huán)中，對(duì)提出的分頻器進(jìn)行設(shè)計(jì)和測(cè)試，基于2.45 GHz IEEE 802.15.4/ZigBee收發(fā)器，參考頻率為5 MHz，覆蓋了16個(gè)可用的信道。

1 整數(shù)型吞脈沖分頻器

圖1顯示了基于傳統(tǒng)脈沖吞咽分頻器的可編程分頻器的簡(jiǎn)單示意圖?？梢郧宄乜吹?，這種結(jié)構(gòu)有一個(gè)雙模量（M）前置分頻器，一個(gè)固定的程序（P）計(jì)數(shù)器和一個(gè)可加載的吞咽（S）計(jì)數(shù)器。根據(jù)模量控制位的邏輯水平，前置分頻器有能力用其高頻輸入除以M+1或者M(jìn)。程序計(jì)數(shù)器將前置分頻器的輸出除以一個(gè)固定的程序計(jì)數(shù)器（P）。最后吞咽分頻器也將前置分頻器的輸出除以吞咽（S）計(jì)數(shù)器，并且控制前置分頻器的模量選擇。吞咽計(jì)數(shù)器由程序計(jì)數(shù)器重置，每次對(duì)程序（P）的輸入周期進(jìn)行計(jì)數(shù)。

圖1 脈沖吞咽分頻器

為了解釋分頻器如何操作，假定前置分頻器開始除以M+1，這一過程持續(xù)進(jìn)行直到吞咽計(jì)數(shù)器達(dá)到S的計(jì)數(shù)，而且前置分頻器的模量控制改為除以M。此時(shí)，（M+1）×S輸入周期已經(jīng)計(jì)數(shù)，（P-S）計(jì)數(shù)被保留在程序計(jì)數(shù)器中。程序計(jì)數(shù)器繼續(xù)計(jì)數(shù)，直到達(dá)到P計(jì)數(shù)為止，通過M×（P-S）輸入周期達(dá)到。從上文的解釋可以注意到一個(gè)完整的周期是通過（M+1）×S+M×（P-S）=M× P+S周期的輸入達(dá)到。這個(gè)方程意味著產(chǎn)品M×P設(shè)置需要合成的頻帶下限和S選擇所需的通道[8]。

傳統(tǒng)的吞咽分頻器有一些不良的特性。其中一個(gè)容易注意到的特點(diǎn)是缺乏模塊化的概念，除了雙模的前置分頻器之外，架構(gòu)還需要兩個(gè)額外的計(jì)數(shù)器產(chǎn)生給定的分頻率：固定的P計(jì)數(shù)器和一個(gè)單獨(dú)的可加載的S計(jì)數(shù)器，它實(shí)際上是完全可編程的計(jì)數(shù)器，由K個(gè)可加載的用于K位計(jì)數(shù)器的位元構(gòu)成。

在雙模前置分頻器輸出時(shí)，S計(jì)數(shù)器既浪費(fèi)能源，又增加了電容的負(fù)載，因此增加了功耗。圖2為提出的分頻器。很明顯，將P計(jì)數(shù)器和S計(jì)數(shù)器合并成整合P&S計(jì)數(shù)器，它作為一個(gè)固定的P計(jì)數(shù)器運(yùn)作，并且要檢測(cè)計(jì)數(shù)S來控制前置分頻器的模數(shù)邏輯位。通過使用這種方法消除了吞咽計(jì)數(shù)器，在雙模前置分頻器輸出時(shí)，降低了電容負(fù)載，高頻分頻器的設(shè)計(jì)也變得更加簡(jiǎn)單，而且還降低了分頻器的功耗。

圖2 提出的分頻器

由于2 450 MHz頻段在ZigBee標(biāo)準(zhǔn)中是普遍未經(jīng)授權(quán)的波段，因此大多數(shù)的應(yīng)用程序都使用這個(gè)范圍，在2 405～2 480 MHz之間，它由16個(gè)頻率通道構(gòu)成，有5 MHz空間。因此分頻器需要481～496之間的分頻率，以此覆蓋所有可用的16個(gè)通道。這些數(shù)字是通過除以7/8分頻雙模量前置分頻器（M=7），吞咽方程中P=64和33≤S≤48計(jì)算得來的。

2 分頻器結(jié)構(gòu)設(shè)計(jì)

2.1 雙模前置分頻器

由于這個(gè)結(jié)構(gòu)是基于吞咽分頻器，因此內(nèi)部模塊的設(shè)計(jì)類似于吞咽分頻器。如前一節(jié)中所述，已經(jīng)使用7/8分頻雙模量前置分頻器，用于這種結(jié)構(gòu)的雙模量前置分頻器的模塊方框圖，如圖3所示。這個(gè)前置分頻器由一個(gè)除以3/4的雙模量前置分頻器和一個(gè)2分頻雙模量前置分頻器構(gòu)成。表1給出了雙模量前置分頻器的操作順序。當(dāng)模量位為零時(shí)，M1晶體管是關(guān)閉的，前置分頻器將輸入頻率除以8。當(dāng)模量位更改為1時(shí)，在狀態(tài)3下（見表1），Q1的輸出由M1～M3重置，Q2Q3=11，而且前置分頻器根據(jù)表1跳躍到狀態(tài)4，所以Q1Q2Q3=111的數(shù)值被消除了，輸入頻率除以7。

圖3 7/8分頻雙模量前置分頻器

表1 雙模量前置分頻器的操作順序

圖4顯示了傳統(tǒng)的TSPC DFF已經(jīng)應(yīng)用于雙模量前置分頻器中。表2列出了用于雙模量前置分頻器的晶體管大小。

圖4 傳統(tǒng)的單相計(jì)時(shí)器（TSPC）D-觸發(fā)器（DFF）

表2 用于前置分頻器的晶體管大小

2.2 集成P&S計(jì)數(shù)器

集成P&S計(jì)數(shù)器的方框圖如圖5所示。這個(gè)方框由一個(gè)除以64（P）的計(jì)數(shù)器和一個(gè)數(shù)字電路組成，數(shù)字電路由XNOR門（X0～X4），AND門（A0～A2）和復(fù)位置位觸發(fā)器（RSFF）構(gòu)成。數(shù)字部分已經(jīng)取代了在傳統(tǒng)計(jì)數(shù)器中的S計(jì)數(shù)器，并有責(zé)任控制雙模量前置分頻器的模量位。

圖5 提出的集成P&S計(jì)數(shù)器

表3顯示了4個(gè)可用輸入所用的XNOR塊的輸出。XNOR門是一個(gè)等式塊，所以當(dāng)XNOR的輸入相等時(shí)（兩者都是0或1），XNOR門的輸出是邏輯輸出。因此，當(dāng)P計(jì)數(shù)器的值（P5P4P3P2P1P0）等于預(yù)定義的S數(shù)值時(shí)（1S4S3S2S1S0），RSFF由A2門設(shè)置，而當(dāng)P5改變?yōu)?時(shí)，RSFF要進(jìn)行重置（S4～S0位由指定鎖相環(huán)頻率通道的收發(fā)機(jī)系統(tǒng)定義）。為了獲得更多細(xì)節(jié)，假設(shè)P計(jì)數(shù)器是在初始的狀態(tài)下{P5P4P3P2P1P0=000000}。當(dāng)P5=0時(shí)，RSFF被重置，雙模量前置分頻器將輸入頻率除以8。假設(shè)希望鎖相環(huán)在第6信道工作，就在S4～S0{S4S3S2S1S0= 00110}下載數(shù)字6。

導(dǎo)入輸入信號(hào)，P計(jì)數(shù)器增加直到P計(jì)數(shù)器的數(shù)值達(dá)到預(yù)定義的S{P5P4P3P2P1P0=1S4S3S2S1S0}。在P計(jì)數(shù)器的這個(gè)值中，XNOR和P5的輸出都是邏輯1，這就導(dǎo)致RSFF將由A2門進(jìn)行設(shè)置。

表3 XNOR門的真值表

在這之后，前置分頻器將輸入頻率除以7，直到P計(jì)數(shù)器達(dá)到它的最大值（111111），下一個(gè)數(shù)值是{000000}。RSFF由P5重置，前置分頻器回到除以8的狀態(tài)，周期重新開始。在這個(gè)周期中，事件的發(fā)生類似于傳統(tǒng)的脈沖吞咽分頻器。因此，對(duì)于預(yù)定義的S(1S4S3S2S1S0=S)數(shù)值，前置分頻器將輸入頻率除以8，而對(duì)于剩余的數(shù)值（64-S），將輸入頻率除以7。對(duì)于一個(gè)完整的周期，得到以下公式：

上文提及到的例子，S=32＋6，因此fvco=2 430 MHz，這是ZigBee標(biāo)準(zhǔn)第6個(gè)信道的中心頻率。

為了提高操作速度，XNOR塊已經(jīng)通過傳輸門管邏輯實(shí)施，TSPC DFF已經(jīng)執(zhí)行2分頻，類似于前置分頻器塊所用的DFF。

基于DFF的分頻器被劃分為兩組：同步分頻器和異步分頻器[9]。圖6說明了基于DFF的4分頻器。在同步分頻器中，所有的DFF都是通過主要的輸入頻率進(jìn)行工作，而在異步分頻器中，下一個(gè)DFF的輸入頻率是前面一個(gè)DFF輸入頻率的一半，信號(hào)的頻率隨著它進(jìn)入到下一個(gè)DFF而減半。低頻率導(dǎo)致低功耗，因此，在大分頻比率中，異步分頻器的功耗要比同步分頻器的功耗低得多[10]。

圖6 基于DFF的4分頻器

異步分頻器有個(gè)大的缺點(diǎn)，即在DFF中傳播定時(shí)抖動(dòng)。在DFF中噪聲的存在引起上升邊緣（或者下降邊緣）的時(shí)間隨著噪聲而變化。

T1是第一個(gè)分頻器（DFF1）的輸出信號(hào)時(shí)段，T0是振蕩器的平均時(shí)段，Δt1是噪聲存在時(shí)第一個(gè)分頻器的定時(shí)抖動(dòng)。在下一個(gè)DFF中，信號(hào)的時(shí)段延長一倍，第二個(gè)DFF（Δt2）的抖動(dòng)增加了。因此，異步分頻器成為一個(gè)定時(shí)抖動(dòng)的累加器。對(duì)于NDFFs（K=2N）分頻的分頻器，得到以下公式：

式中：TN是最后一個(gè)DFF的時(shí)段，K是分頻比率，Δttotal是總的定時(shí)抖動(dòng)。圖7顯示了總的定時(shí)抖動(dòng)（Δttotal）在數(shù)字模擬分頻器上輸出的分布情況。

圖7 定時(shí)抖動(dòng)的概率密度分布及累積概率

為了解決這一問題，放置一個(gè)同步器DFF作為最后一個(gè)DFF[10]（圖8中的同步器DFF）。這個(gè)DFF的存在引起最后一個(gè)DFF的上升邊緣與主要信號(hào)的上升（或者下降）邊緣同步。圖8顯示出在異步分頻器中抖動(dòng)的傳播和同步輸出。通過使用這個(gè)DFF，總的抖動(dòng)降低到一個(gè)DFF的抖動(dòng)。為了評(píng)估同步器DFF的效果，必須考慮振蕩器的輸出電壓：

式中：Vout是振蕩器的輸出電壓，等幅為A；矩形頻率為ω0;φ()

t是噪聲存在時(shí)振蕩器的輸出相位。如文獻(xiàn)[10]計(jì)算，分頻器的相位誤差被系數(shù)K轉(zhuǎn)移到輸出上。為了分析抖動(dòng)效果，分頻器的相位噪聲被認(rèn)為是一種在環(huán)路帶寬內(nèi)的正弦：

其中φdiv是分頻器的相位誤差振幅。分頻器在載體的頻率偏移ωm的相位噪聲可由如下公式計(jì)算得出：

圖8 同步器DFF消除的定時(shí)抖動(dòng)

異步分頻器有效定時(shí)抖動(dòng)的選擇概率為50%。φdiv=(K/4)×Δt×ω0。所以在異步分頻器中相位誤差的振幅是同步分頻器的K/4倍。因此：

3 仿真結(jié)果

在提出的分頻器中，與分頻器相關(guān)的相位噪聲降低了24 dB，因此分頻器相關(guān)的相位噪聲消除了，而且電荷泵的噪聲與PLL的相位噪聲接近。仿真結(jié)果表明-70 dBc（降低了8 dB）接近設(shè)計(jì)電路中PLL的相位噪聲。

提出的分頻器已經(jīng)在適用于2.45 GHz ZigBee標(biāo)準(zhǔn)的鎖相環(huán)頻率合成器中進(jìn)行過測(cè)試。圖9顯示了壓控振蕩器的控制電壓從第1個(gè)到第16個(gè)信道的變化，圖10描述了在鎖定的情況下鎖相環(huán)在第16個(gè)信道的輸出頻譜。設(shè)計(jì)分頻器的布局如圖11所示，大小為36μm× 45μm。

圖9 壓控振蕩器的控制電壓從第1個(gè)到第16個(gè)信道的變化

圖10 鎖相環(huán)在第16個(gè)信道的輸出頻譜

所有的電路都經(jīng)過Cadence RF Spectre軟件的設(shè)計(jì)和模擬，運(yùn)用了0.18 μm TSMC CMOS工藝。表4顯示了一些實(shí)用0.18 μm技術(shù)的最新可編程分頻器的性能參數(shù)以及提出的分頻器性能參數(shù)的對(duì)比。分頻器的總功耗是420 μW，由單一的1.8 V直流供電。

圖11 提出的分頻器布局

表4 提出的方法與以前的方法對(duì)比

4 結(jié)語

本文提出了一個(gè)適用于鎖相環(huán)頻率合成器的超低功率分頻器，可在ZigBee 2.45 GHz標(biāo)準(zhǔn)中工作。通過使用一個(gè)簡(jiǎn)單的數(shù)字電路，取代在傳統(tǒng)的分頻器中消耗了大部分能量的吞咽計(jì)數(shù)器。將一個(gè)簡(jiǎn)單、低功率的7/8分頻雙模分頻器設(shè)計(jì)為前置分頻器，以便降低分頻器的總功耗。仿真結(jié)果表明，完整的分頻器的功耗為420 μW，相比之前類似的分頻器減少了40%，提出的分頻器面積為36 μm×45 μm。

參考文獻(xiàn)

[1]齊騁，王亮，凌朝東，等.基于源耦合邏輯的正交二分頻器設(shè)計(jì)[J].微型機(jī)與應(yīng)用，2012，31（22）：26-28.

[2]吉新村.應(yīng)用于無線傳感網(wǎng)射頻收發(fā)器的CMOS頻率綜合器研究與實(shí)現(xiàn)[D].南京：東南大學(xué)，2012.

[3]肖津津，曾昭，黃水龍，等.基于SMIC40nm CMOS工藝的整數(shù)分頻器[J].電子技術(shù)，2013（3）：58-61.

[4]CHIEN T H，LIN C S，WEY C L，et al.High-speed and lowpower programmable frequency divider[C]//Proceedings of 2010 IEEE International Symposium on Circuits and Systems. Paris：IEEE，2010：4301-4304.

[5]SHU Haiyong，LI Zhiqun.A 5 GHz programmable frequency divider in 0.18 μm CMOS technology[J].Journal of Semiconductors，2010，31：85-89.

[6]HUANG Shuilong，WANG Zhihua，MA Huainan.A self-tuning，adaptive 1.9 GHz fractional-N/integer frequency synthesizer[J]. Acta Electronica Sinica，2006，34（5）：769-773.

[7]劉慧敏.CMOS射頻頻率合成器的研究及其在ZigBee中的應(yīng)用[D].天津：南開大學(xué)，2011.

[8]杜澤保，楊浩，張海英，等.V波段CMOS注入鎖相二分頻器設(shè)計(jì)[J].中國科學(xué)院研究生院學(xué)報(bào)，2012，29（5）：681-685.

[9]徐偉，黃樂天，丁召明，等.CMOS全集成低壓低功耗鎖相環(huán)設(shè)計(jì)概述[J].電子技術(shù)應(yīng)用，2015，41（5）：21-24.

[10]鄭立博，張長春，郭宇鋒，等.0.18 μm CMOS高集成度可編程分頻器的設(shè)計(jì)[J].南京郵電大學(xué)學(xué)報(bào)：自然科學(xué)版，2014，34（3）：75-79.

Design of ZigBee frequency divider based on 0.18 μm CMOS technology

JIANG Xueqin
(Sichuan Information Technology College，Guangyuan 628017，China)

To reduce the energy consumption of ZigBee frequency divider，an ultra-low power CMOS frequency divider is proposed，which can be used in the frequency synthesizer of 2.45 GHz integer frequency division phase locked loop and ZigBee standard network.Based on the swallow pulse divider，a swallow counter is replaced by a simple digital circuit to reduce the power consumption and design complexity.The modulus of the divider can be adjusted from 481 to 496.All circuits design is based on TSMC CMOS technology of 0.16 μm，in which the circuit is supplied with 1.8 V DC voltage.The simulation results show that the power consumption of the 4 bits divider is 420 μW in 2.45 GHz ISM band，and reduced by 40%in comparison with that of the previous similar frequency divider.

swallow frequency divider；integer frequency division phase locked loop；dual-modulus prescaler；ZigBee

TN926+.23-34

A

1004-373X（2015）23-0071-05

10.16652/j.issn.1004-373x.2015.23.020

0 引言

蔣雪琴（1982—），女，四川簡(jiǎn)陽人，講師。研究方向?yàn)殡娮有畔⒓夹g(shù)。

2015-07-29

ZigBee是一項(xiàng)最新研發(fā)的無線技術(shù)，已經(jīng)應(yīng)用于許多商業(yè)和研究中。由于其開放的標(biāo)準(zhǔn)（基于IEEE 802.15.4標(biāo)準(zhǔn)）[1]，低廉的成本以及低功耗的特點(diǎn)，已經(jīng)成為一種非常普及的無線連接解決方案[2]。與其他諸如藍(lán)牙和WiFi的無線技術(shù)相比，ZigBee適用于低數(shù)據(jù)率和低功耗的應(yīng)用程序[3]。應(yīng)用程序包括家庭和大樓自動(dòng)化、工業(yè)控制、大樓管理系統(tǒng)以及環(huán)境監(jiān)測(cè)等。該標(biāo)準(zhǔn)的操作頻率[3]為860 MHz，920 MHz和2 450 MHz。

大多數(shù)基于ZigBee協(xié)議的網(wǎng)絡(luò)都是由電池供電。減少網(wǎng)絡(luò)節(jié)點(diǎn)的功耗是設(shè)計(jì)師最突出的挑戰(zhàn)之一。在節(jié)點(diǎn)中關(guān)鍵的射頻功能是頻率合成器，尤其是可編程的分頻器。分頻器由在（或接近）最高射頻頻率操作的邏輯門構(gòu)成。由于分頻器的復(fù)雜性，高操作頻率通常會(huì)導(dǎo)致高功率損耗。