微震動(dòng)同步數(shù)據(jù)采集器的設(shè)計(jì)

嵇達(dá)龍，韓瑞瑞，孫 磊，顧正東，李紹鵬，陳 迅

(江蘇科技大學(xué)電子信息學(xué)院，江蘇鎮(zhèn)江212003)

巖體在變形的整個(gè)過程中幾乎都伴隨著裂紋的產(chǎn)生和擴(kuò)展，其積蓄的能量以應(yīng)力波的形式釋放，從而產(chǎn)生微震動(dòng)事件.整個(gè)過程中的微震動(dòng)信號(hào)從初始階段就包含了大量關(guān)于巖體受力變形破壞以及巖體裂縫活動(dòng)的有用信息.通過監(jiān)測(cè)、分析微震動(dòng)事件，可以推斷巖體發(fā)生破壞的程度、位置，從而實(shí)現(xiàn)對(duì)巖體破壞的預(yù)測(cè)預(yù)報(bào).上世紀(jì)90年代，微震動(dòng)監(jiān)測(cè)逐步發(fā)展并成為一項(xiàng)新的物探技術(shù).由于微震監(jiān)測(cè)范圍靈活，定位精度較高，逐漸成為邊坡、隧道、礦山和大壩等領(lǐng)域中巖質(zhì)或混凝土工程結(jié)構(gòu)穩(wěn)定性監(jiān)測(cè)的主要技術(shù)手段.在國外微震監(jiān)測(cè)技術(shù)已發(fā)展成為采礦安全管理的一個(gè)有機(jī)組成部分，如在南非、加拿大、澳大利亞等國，已將微震動(dòng)監(jiān)測(cè)技術(shù)廣泛應(yīng)用于礦山安全檢測(cè)，建立了200余套微震動(dòng)監(jiān)測(cè)系統(tǒng).而國內(nèi)還處于起步階段，從加拿大、南非等國家進(jìn)口了少量微震動(dòng)監(jiān)測(cè)系統(tǒng)，用于凡口鉛鋅礦、冬瓜山銅礦等少數(shù)礦山企業(yè)［1-3］.隨著我國礦山開采深度的日益增加，在高應(yīng)力作用下誘發(fā)的巖爆災(zāi)害嚴(yán)重制約礦山生產(chǎn).微震監(jiān)測(cè)技術(shù)通過實(shí)時(shí)監(jiān)測(cè)巖體破裂情況，可以及時(shí)圈定災(zāi)害危險(xiǎn)區(qū)，從而在很大程度上實(shí)現(xiàn)災(zāi)害的預(yù)測(cè)和防治，對(duì)減少傷亡事故具有十分重要的意義.

文中針對(duì)微震動(dòng)信號(hào)的特點(diǎn)，結(jié)合高精度數(shù)據(jù)同步采集、高精度時(shí)鐘同步、網(wǎng)絡(luò)通信等技術(shù)，設(shè)計(jì)了微震動(dòng)信號(hào)同步數(shù)據(jù)采集器，并在此基礎(chǔ)上構(gòu)建了一套完整的微震信號(hào)數(shù)據(jù)同步采集系統(tǒng).實(shí)際應(yīng)用表明，該系統(tǒng)在信號(hào)的測(cè)量精度、時(shí)鐘同步精度等方面具有優(yōu)異的表現(xiàn)，可滿足實(shí)際應(yīng)用的需求.

圖1 系統(tǒng)結(jié)構(gòu)Fig.1 System structure

1 系統(tǒng)構(gòu)成

系統(tǒng)主要由速度、加速度傳感器、同步數(shù)據(jù)采集器、網(wǎng)絡(luò)交換機(jī)、數(shù)據(jù)服務(wù)器和授時(shí)服務(wù)器幾部分構(gòu)成(圖1).其中速度、加速度傳感器分別安裝在各個(gè)監(jiān)測(cè)斷面和礦井坑道內(nèi)，通過差分信號(hào)電纜將傳感器采集的模擬信號(hào)傳送到同步數(shù)據(jù)采集器，每個(gè)同步數(shù)據(jù)采集器具有12個(gè)數(shù)據(jù)采集通道，可以根據(jù)實(shí)際需要接入速度傳感器和加速度傳感器，用于巖層斷面微震信號(hào)的獲取.在礦井坑道內(nèi)，根據(jù)需要安裝多臺(tái)同步數(shù)據(jù)采集器，以擴(kuò)展監(jiān)測(cè)點(diǎn)覆蓋范圍.每個(gè)同步數(shù)據(jù)采集器通過工業(yè)以太網(wǎng)接入，安裝在礦井井口的網(wǎng)絡(luò)交換機(jī)上，網(wǎng)絡(luò)交換機(jī)上行數(shù)據(jù)端口通過光纜與遠(yuǎn)端服務(wù)器相連，實(shí)現(xiàn)數(shù)據(jù)遠(yuǎn)程傳輸.為了保證系統(tǒng)的同步授時(shí)，每個(gè)同步數(shù)據(jù)采集器通過專用的網(wǎng)絡(luò)端口接入網(wǎng)絡(luò)交換機(jī)，通過交換機(jī)接入遠(yuǎn)端的授時(shí)服務(wù)器，以實(shí)現(xiàn)全網(wǎng)同步數(shù)據(jù)采集器的時(shí)鐘同步.

系統(tǒng)運(yùn)行時(shí)，速度和加速度傳感器將采集的反應(yīng)微震動(dòng)的速度和加速度的信號(hào)轉(zhuǎn)換成電信號(hào)、以差分信號(hào)的形式送到同步數(shù)據(jù)采集器.同步數(shù)據(jù)采集器完成速度和加速度信號(hào)的數(shù)字量化、采集數(shù)據(jù)時(shí)間戳的標(biāo)記以及數(shù)據(jù)網(wǎng)絡(luò)傳輸?shù)戎饕ぷ?每個(gè)同步數(shù)據(jù)采集器都有時(shí)間計(jì)數(shù)單元，為了保證所有同步數(shù)據(jù)采集器的時(shí)間的一致性，所有的同步數(shù)據(jù)采集器都需要與授時(shí)服務(wù)器通信.一般系統(tǒng)的時(shí)鐘同步可以采用GPS同步授時(shí)，但該系統(tǒng)主要用于礦井內(nèi)，無法收到GPS信號(hào)，不能使用GPS授時(shí)的時(shí)鐘同步方式.因此該系統(tǒng)中采用基于IEEE1588協(xié)議的網(wǎng)絡(luò)時(shí)鐘同步算法，實(shí)現(xiàn)每個(gè)同步數(shù)據(jù)采集器與授時(shí)服務(wù)器的時(shí)間同步，從而達(dá)到系統(tǒng)內(nèi)所有同步數(shù)據(jù)采集器節(jié)點(diǎn)的時(shí)鐘同步，為數(shù)據(jù)的同步采集提供高精度時(shí)間基準(zhǔn).

該系統(tǒng)中網(wǎng)絡(luò)交換機(jī)選用銳捷RG-IS2712G交換機(jī)，其具有8個(gè)千兆電口，4個(gè)千兆光口，完全滿足現(xiàn)場數(shù)據(jù)傳輸?shù)男枰?，遠(yuǎn)端設(shè)有數(shù)據(jù)服務(wù)器和授時(shí)服務(wù)器.系統(tǒng)中的同步數(shù)據(jù)采集器為自主開發(fā)設(shè)計(jì)的系統(tǒng)關(guān)鍵設(shè)備，文中將對(duì)同步數(shù)據(jù)采集器的結(jié)構(gòu)和設(shè)計(jì)進(jìn)行著重說明.

2 同步數(shù)據(jù)采集器

同步數(shù)據(jù)采集器內(nèi)部主要有模數(shù)轉(zhuǎn)換單元、數(shù)據(jù)處理單元、數(shù)據(jù)傳輸單元、時(shí)鐘同步單元4部分組成(圖2).

圖2 同步數(shù)據(jù)采集器結(jié)構(gòu)Fig.2 Structure of data synchronous collector

現(xiàn)場的速度和加速度傳感器采集的電信號(hào)以差分信號(hào)的形式通過電纜送到模數(shù)轉(zhuǎn)換單元，模數(shù)轉(zhuǎn)換電路由12片ADS1282模數(shù)轉(zhuǎn)換芯片構(gòu)成，該A/D芯片的轉(zhuǎn)換位數(shù)為32位，最大采樣速率為4ksps.電路的12片ADS1282采取4片構(gòu)成一組，共分成3組完成對(duì)12路信號(hào)的模數(shù)轉(zhuǎn)換.

數(shù)據(jù)處理單元采用FPGA可編程芯片實(shí)現(xiàn)，在FPGA內(nèi)部將每片A/D芯片送來的32位串行數(shù)據(jù)轉(zhuǎn)換成32位并行數(shù)據(jù)，存入FPGA內(nèi)部設(shè)計(jì)的FIFO數(shù)據(jù)緩沖存儲(chǔ)區(qū).與此同時(shí)將每組數(shù)據(jù)采集對(duì)應(yīng)的時(shí)間值作為時(shí)間戳一起存入FIFO數(shù)據(jù)緩沖存儲(chǔ)區(qū).FIFO數(shù)據(jù)緩沖存儲(chǔ)器數(shù)據(jù)寬度為192位，深度為32個(gè)，當(dāng)FIFO數(shù)據(jù)緩沖存儲(chǔ)區(qū)滿時(shí)，就向數(shù)據(jù)傳輸單元發(fā)出請(qǐng)求信號(hào).

數(shù)據(jù)傳輸單元主要由一片STM32F429微控制器實(shí)現(xiàn)，該控制器采用32位ARM內(nèi)核，從數(shù)據(jù)處理單元讀取數(shù)據(jù)并通過以太網(wǎng)接口將數(shù)據(jù)通過網(wǎng)絡(luò)發(fā)送到遠(yuǎn)端的數(shù)據(jù)服務(wù)器.此外還接收遠(yuǎn)端服務(wù)器發(fā)送的控制命令，實(shí)現(xiàn)對(duì)數(shù)據(jù)處理單元和A/D芯片的配置等工作.

時(shí)鐘同步單元主要由一片STM32F107微控制器構(gòu)成，該控制器也為32位ARM內(nèi)核.這部分電路主要通過網(wǎng)絡(luò)與遠(yuǎn)端的授時(shí)服務(wù)器通信，實(shí)現(xiàn)基于IEEE1588協(xié)議的網(wǎng)絡(luò)時(shí)鐘同步.

2.1 數(shù)據(jù)處理單元FPGA實(shí)現(xiàn)

數(shù)據(jù)處理單元主要由ARM總線接口、A/D數(shù)據(jù)接收緩沖單元、時(shí)間戳單元、A/D配置單元4個(gè)主要部分構(gòu)成，電路采用Verilog語言編寫設(shè)計(jì)(圖3).

1)ARM總線接口.主要完成FIFO數(shù)據(jù)讀取時(shí)序和ARM總線時(shí)序的轉(zhuǎn)換，主要將ARM總線的讀信號(hào)，根據(jù)ARM高位地址和片選信號(hào)，產(chǎn)生3個(gè)A/D數(shù)據(jù)接收緩沖單元所需的內(nèi)部FIFO讀信號(hào)，該FIFO讀信號(hào)寬度需要嚴(yán)格限定為一個(gè)時(shí)鐘周期.

2)A/D數(shù)據(jù)緩沖單元.該單元主要由A/D數(shù)據(jù)讀取電路和FIFO存儲(chǔ)器構(gòu)成.A/D讀取電路通過一個(gè)有限狀態(tài)機(jī)實(shí)現(xiàn)，其由空閑等待、串行數(shù)據(jù)讀取、FIFO寫入3個(gè)主要狀態(tài)構(gòu)成.狀態(tài)機(jī)在空閑等待狀態(tài)下收到A/D芯片的數(shù)據(jù)轉(zhuǎn)換完成信號(hào)后，鎖存當(dāng)前的64位時(shí)間戳數(shù)據(jù)，并將狀態(tài)機(jī)切換到A/D數(shù)據(jù)串行讀取狀態(tài)，A/D數(shù)據(jù)串行讀取狀態(tài)由多個(gè)子狀態(tài)構(gòu)成，在主時(shí)鐘的驅(qū)動(dòng)下可同時(shí)對(duì)4片A/D進(jìn)行數(shù)據(jù)讀操作，每片A/D數(shù)據(jù)長度為32位，共計(jì)128位數(shù)據(jù).在串行讀取過程中同時(shí)實(shí)現(xiàn)了數(shù)據(jù)的串行轉(zhuǎn)并行的轉(zhuǎn)換.32位數(shù)據(jù)讀取完成后，進(jìn)入FIFO寫入狀態(tài)，在該狀態(tài)下將串并轉(zhuǎn)換后的128位數(shù)據(jù)和時(shí)間戳數(shù)據(jù)送到FIFO的數(shù)據(jù)寫端口，同時(shí)產(chǎn)生寬度為一個(gè)時(shí)鐘周期的FIFO寫控制信號(hào)，將數(shù)據(jù)寫入到FIFO存儲(chǔ)器.每當(dāng)FIFO內(nèi)數(shù)據(jù)緩存滿時(shí)，發(fā)出存儲(chǔ)器滿信號(hào)通知負(fù)責(zé)數(shù)據(jù)通信的微控制器將數(shù)據(jù)讀出.

3)時(shí)間戳單元.由時(shí)間戳計(jì)數(shù)器和時(shí)間戳配置接口構(gòu)成，時(shí)間戳計(jì)數(shù)器由64位的微秒計(jì)數(shù)單元和10位的納秒計(jì)數(shù)單元兩部分構(gòu)成，該計(jì)數(shù)器在100MHz主時(shí)鐘的驅(qū)動(dòng)下實(shí)現(xiàn)10 ns的計(jì)數(shù)分辨率.

2.2 時(shí)鐘同步

系統(tǒng)采用了IEEE1588時(shí)鐘同步協(xié)議，該協(xié)議將UDP/IP數(shù)據(jù)包作為消息傳遞的載體.在系統(tǒng)中，根據(jù)發(fā)送和接收時(shí)間的角色分為主節(jié)點(diǎn)和從節(jié)點(diǎn)，網(wǎng)絡(luò)中的所有同步數(shù)據(jù)采集器作為從節(jié)點(diǎn)，授時(shí)服務(wù)器為主節(jié)點(diǎn).各同步數(shù)據(jù)采集器與授時(shí)服務(wù)器進(jìn)行時(shí)鐘同步消息的交換，實(shí)現(xiàn)與授時(shí)服務(wù)器的時(shí)鐘同步，從而實(shí)現(xiàn)全網(wǎng)所有同步數(shù)據(jù)采集器的時(shí)鐘同步.時(shí)鐘同步的過程主要分為時(shí)鐘偏移測(cè)量和傳輸延遲測(cè)量兩個(gè)階段，時(shí)鐘偏移測(cè)量主要用于修正主從節(jié)點(diǎn)之間時(shí)鐘的偏移;傳輸延遲測(cè)量主要完成從節(jié)點(diǎn)與主節(jié)點(diǎn)之間的報(bào)文傳輸延遲的測(cè)量，以提高修正精度.目前實(shí)現(xiàn)IEEE1588時(shí)鐘同步協(xié)議的方式有:①采用 FPGA 的實(shí)現(xiàn)時(shí)鐘同步［4-6］;②采用支持IEEE-1588協(xié)議的微處理器實(shí)現(xiàn)時(shí)鐘同步［7］;③采用支持IEEE-1588協(xié)議的以太網(wǎng)物理層控制芯片［8］;④采用純軟件方式實(shí)現(xiàn)［9］.同步精度和實(shí)現(xiàn)復(fù)雜度兩方面考慮，最終選擇第二種方案，采用意法半導(dǎo)體的STM32F107VC微處理器實(shí)現(xiàn)時(shí)鐘的同步.

如圖4，在STM32F107VC的以太網(wǎng)MAC控制器單元內(nèi)含有 IEEE1588處理單元，為實(shí)現(xiàn)IEEE1588協(xié)議的時(shí)鐘同步提供了硬件支持.該硬件提供兩個(gè)功能支持:①記錄接收和發(fā)送以太網(wǎng)幀的時(shí)間戳:當(dāng)以太網(wǎng)幀通過MII端口與物理層以太網(wǎng)驅(qū)動(dòng)芯片進(jìn)行收發(fā)時(shí)，IEEE1588硬件模塊就會(huì)自動(dòng)記錄時(shí)間戳，時(shí)間戳和數(shù)據(jù)幀的狀態(tài)信息一起，存放在相應(yīng)的描述符里寄存器內(nèi);②提供粗調(diào)和精調(diào)的校正方法.

圖4 STM32F107VC以太網(wǎng)接口Fig.4 STM32F107VC network interface

3 系統(tǒng)實(shí)現(xiàn)

如圖5，數(shù)據(jù)同步采集器安裝在封閉鑄鐵的殼體內(nèi)，所有的輸入輸出信號(hào)通過殼體上的插座與傳感器相連接.數(shù)據(jù)同步采集器本體按照IP65防護(hù)標(biāo)準(zhǔn)封裝，且滿足防爆要求.

圖5 數(shù)據(jù)同步采集器實(shí)物Fig.5 Data synchronous collector

該裝置將傳感器置于無環(huán)境的震動(dòng)的情況下，數(shù)據(jù)同步采集器采集的信號(hào)波形如圖6，其本地噪聲的峰值在20 uV以內(nèi).傳感器接口輸入5 V的標(biāo)準(zhǔn)正弦信號(hào)代替?zhèn)鞲衅?，大信?hào)激勵(lì)情況下數(shù)據(jù)同步采集器采集結(jié)果如圖7，實(shí)際測(cè)試轉(zhuǎn)換信號(hào)最大幅度為±5 V，測(cè)量動(dòng)態(tài)范圍可達(dá)到約116 dB，完全滿足微震動(dòng)信號(hào)的采集要求.

圖6 本底噪聲采集數(shù)據(jù)Fig.6 Background noise data

圖7 大信號(hào)輸入采集數(shù)據(jù)Fig.7 Large signal data

為了測(cè)試同步時(shí)鐘的誤差，微震動(dòng)同步數(shù)據(jù)采集器和授時(shí)服務(wù)器均設(shè)有同步時(shí)鐘信號(hào)授時(shí)脈沖測(cè)試端，該測(cè)試端輸出信號(hào)類似于GPS的授時(shí)脈沖信號(hào)，頻率100 Hz，利用安捷倫DSO7052B示波器，同時(shí)觀察微震動(dòng)同步數(shù)據(jù)采集器與授時(shí)服務(wù)器的授時(shí)脈沖測(cè)試端，并測(cè)量兩者之間的時(shí)間差.被測(cè)設(shè)備連續(xù)工作6h，每隔30 min捕獲測(cè)量一次.測(cè)量結(jié)果如圖8，系統(tǒng)的時(shí)鐘同步誤差在±600 ns范圍以內(nèi)，所設(shè)計(jì)的微震同步數(shù)據(jù)采集器的設(shè)計(jì)要求為誤差±1000 ns.說明在STM32F107VC微處理器的基礎(chǔ)上，實(shí)現(xiàn)基于IEEE1588的時(shí)鐘同步方案，完全可以滿足設(shè)計(jì)要求，達(dá)到亞微秒級(jí)的同步精度.

圖8 時(shí)鐘同步誤差測(cè)試數(shù)據(jù)Fig.8 Clock synchronous error

4 結(jié)論

文中構(gòu)建了微震動(dòng)數(shù)據(jù)采集系統(tǒng)，并設(shè)計(jì)了基于FPGA和微控制器的數(shù)據(jù)同步采集器，測(cè)試結(jié)果表明其采集系統(tǒng)的時(shí)鐘同步精度可達(dá)到亞微秒級(jí)，可以滿足微震動(dòng)監(jiān)測(cè)的需求.

References)

［1］ 李庶林，尹賢剛，鄭文達(dá)，等.凡口鉛鋅礦多通道微震監(jiān)測(cè)系統(tǒng)及其應(yīng)用研究［J］.巖石力學(xué)與工程學(xué)報(bào)，2005，24(12):2048 -2053.Li Shulin，Yin Xiangang，Zheng Wenda，et al.Rsearch of multi-channel micro-seismic monitoring system and its application to Faokou lead-zinc mine［J］.Chinese Journal of Rock Mechanics and Engineering，2005，24(12):2048 -2053.(in chinese)

［2］ 唐禮忠，潘長良，楊承祥，等.冬瓜山銅礦微震監(jiān)測(cè)系統(tǒng)及其應(yīng)用研究［J］.金屬礦山，2006(10):4l-44，86.Tang Lizhong，Pan Changliang，Yang Chengxiang，et al.Establishment and application of microseismicity monitoring system in Dongguashan coppermine［J］.Metal Mine，2006(10):4l-44，86.(in chinese)

［3］ 楊承祥，羅周全，唐禮忠.基于微震監(jiān)測(cè)技術(shù)的深井開采地壓活動(dòng)規(guī)律研究［J］.巖石力學(xué)與工程學(xué)報(bào)，2007，26(4):818 -824.Yang Chengxiang，Luo Zhouquan，Tang Lizhong.Study on rule of geostatic activity base on micro-seismic monitoring technique in deep mining［J］.Chinese Journal of Rock Mechanics and Engineering，2007，26(4):818 -824.(in Chinese)

［4］ 孔令彬，文赫勝，陳向文.IEEE 1588精密時(shí)鐘同步關(guān)鍵技術(shù)研究［J］.計(jì)算機(jī)測(cè)量與控制，2010，18(7):1585 -1586，1598.Kong Lingbin，Wen Hesheng，Chen Xiangwen.Research on key technology of IEEE1588 precision clock synchronization［J］.Computer Measurement ＆ Control，2010，18(7):1585 -1586，1598.(in Chinese)

［5］ 謝型果.IEEE 1588時(shí)鐘同步報(bào)文硬件標(biāo)記研究與實(shí)現(xiàn)［D］.武漢:華中科技大學(xué)，2008:1-41.

［6］ 方菁.基于FPGA的電力系統(tǒng)時(shí)鐘同步技術(shù)設(shè)計(jì)［J］.武漢職業(yè)技術(shù)學(xué)院學(xué)報(bào)，2010，9(1):75 -78.Fang Jing.Design of power system clock synchronization technology based on FPGA［J］.Journal of Wuhan Polytechnic，2010，9(1):75 -78.(in Chinese)

［7］ 吳敏涼，石旭剛，張勝，等.基于IEEE 1588的同步以太網(wǎng)實(shí)現(xiàn)方式［J］.單片機(jī)與嵌入式系統(tǒng)應(yīng)用，2010(1):38-40.Wu Minliang，Shi Xugang，Zhang Sheng，et al.Synchronous ethernet implementation based on IEEE 1588［J］.Microcontrollers ＆ Embedded Systems，2010(1):38 -40.(in Chinese)

［8］ 周飛，馬強(qiáng)，欒軍英，等.基于 DP83640的 IEEE1588協(xié)議實(shí)現(xiàn)方案［J］.價(jià)值工程，2012，23:307-309.Zhou Fei，Ma Qiang，Luan Junying，et al.IEEE1588 protocol implementation based on DP83640［J］.Value Enginnering，2012，23:307 -309.(in Chinese)

［9］ 尤志堅(jiān).IEEE 1588協(xié)議分析與實(shí)現(xiàn)［D］.上海:華東師范大學(xué)，2009:9-68.