基于ANSYS的TO－220封裝功率器件熱特性校準(zhǔn)及優(yōu)化設(shè)計(jì)*

王劍峰，劉斯揚(yáng)，孫偉鋒

(東南大學(xué)國家專用集成電路系統(tǒng)工程技術(shù)研究中心，南京210096)

?

基于ANSYS的TO－220封裝功率器件熱特性校準(zhǔn)及優(yōu)化設(shè)計(jì)*

王劍峰，劉斯揚(yáng)，孫偉鋒*

(東南大學(xué)國家專用集成電路系統(tǒng)工程技術(shù)研究中心，南京210096)

摘要:針對(duì)TO－220封裝的功率器件，利用ANSYS軟件對(duì)其進(jìn)行三維建模及模型校準(zhǔn)，校準(zhǔn)過程研究了有無PCB板、熱源厚度及有無引線對(duì)模型準(zhǔn)確性的影響。進(jìn)而基于校準(zhǔn)后模型，研究了粘結(jié)層面積、芯片相對(duì)于基板位置以及基板面積與散熱效果的關(guān)系。分析結(jié)果表明，焊料層面積大小對(duì)散熱基本沒影響，芯片在粘片工藝中應(yīng)盡量把芯片放置在中間往下方位置，而基板面積越大，芯片散熱效果越好。

關(guān)鍵詞:TO－220封裝; ANSYS;功率器件;校準(zhǔn);優(yōu)化

近年來，由于半導(dǎo)體技術(shù)的蓬勃發(fā)展，功率器件逐漸朝著大功率、小尺寸及低成本的方向發(fā)展，芯片的發(fā)熱密度顯著提升，封裝散熱性能對(duì)于保證芯片安全可靠地工作變得越發(fā)重要。實(shí)踐證明，芯片失效率隨著溫度升高急劇上升，結(jié)溫大約每升高10℃，壽命降低一半［1－2］。功率器件工作在高電壓、大電流條件下，發(fā)熱量大，更加易于發(fā)生熱積累而造成失效。因此，深入研究功率器件封裝的熱特性對(duì)指導(dǎo)功率器件設(shè)計(jì)及封裝有重要意義［3－4］。

目前，對(duì)功率器件進(jìn)行熱特性研究時(shí)，主要通過實(shí)驗(yàn)和模擬的方法。但受實(shí)驗(yàn)條件限制、封裝尺寸較小、真實(shí)應(yīng)用環(huán)境的實(shí)驗(yàn)?zāi)M困難等因素制約，使得采用實(shí)驗(yàn)方法進(jìn)行電子封裝研究的進(jìn)展緩慢，因此，采用有限元軟件進(jìn)行數(shù)值模擬的方法得到了迅速的發(fā)展［5］。

本文以TO－220封裝的功率器件為研究對(duì)象，運(yùn)用ANSYS有限元分析軟件，對(duì)器件展開三維建模并進(jìn)行模型校準(zhǔn)。校準(zhǔn)過程研究了有無PCB板、熱源厚度、有無引線對(duì)模型準(zhǔn)確性的影響。進(jìn)而基于校準(zhǔn)后模型，詳細(xì)研究了功率器件的不同粘結(jié)層面積、不同芯片相對(duì)基板位置以及不同基板面積大小與散熱能力的關(guān)系。本文提出的模型校準(zhǔn)和邊界條件設(shè)置方法，以及基于校準(zhǔn)模型后對(duì)TO－220封裝熱特性的研究，將對(duì)功率器件設(shè)計(jì)及封裝改進(jìn)具有一定的參考價(jià)值。

1　有限元模型的建立與校準(zhǔn)

1.1熱分析模型建立

本文針對(duì)TO－220封裝的功率器件，建立了三維有限元熱分析的器件模型，如圖1所示。

圖1　有限元熱分析模型

功率器件的模型由基板、粘結(jié)層、芯片、引腳、引線和塑封體6部分組成。芯片通過粘結(jié)層與基板連接在一起，假設(shè)各組成部分之間的界面為理想接觸，模型及其對(duì)應(yīng)材料為均質(zhì)、各向同性的連續(xù)介質(zhì)，材料參數(shù)如表1所示。

表1　模型組成和材料熱導(dǎo)率　單位:W/(m·K)

1.2模型校準(zhǔn)

大部分的參考文獻(xiàn)中［6－10］，采用有限元法研究封裝器件封裝熱特性時(shí)，會(huì)做以下近似處理:①把封裝器件作為獨(dú)立的研究對(duì)象，不考慮PCB板對(duì)散熱的影響;②功率賦值時(shí)以整芯片為對(duì)象來添加熱載荷;③忽略封裝器件中的引線來簡(jiǎn)化模型。但器件實(shí)際工作、測(cè)試都是基于PCB板的，而PCB板對(duì)于器件散熱特性研究有些時(shí)候是不可忽略的，甚至是重要組成部分，因此基于有限元分析時(shí)，把單個(gè)器件作為研究對(duì)象需要改進(jìn)。另外，對(duì)于不同的功率器件，有源區(qū)的厚度不同，導(dǎo)致發(fā)熱區(qū)域也會(huì)有所區(qū)別，所以以整體為熱載荷賦值對(duì)象值得商榷。功率器件中的引線對(duì)導(dǎo)熱是否有影響也需要進(jìn)一步研究。本文基于以上3點(diǎn)考慮對(duì)TO－220封裝的功率器件做校準(zhǔn)研究。

1.2.1有無PCB板對(duì)器件散熱特性的影響

本文基于實(shí)測(cè)情況建立校準(zhǔn)模型，文中模型的邊界條件設(shè)置基于實(shí)測(cè)情況。器件溫度實(shí)際測(cè)試環(huán)境:在25℃室溫下，自然空氣對(duì)流，插在多孔PCB板上加電壓，用熱電偶測(cè)得。測(cè)試功耗分別0.5 W、1 W、1.5 W時(shí)，基板、塑封正面和各引腳的溫度。校準(zhǔn)時(shí)，建立了多孔PCB板模型。圖2所示是帶PCB的模型，而表2為使用的PCB板材料參數(shù)。

圖2　帶PCB板的校準(zhǔn)模型

表2　PCB板各項(xiàng)參數(shù)

校準(zhǔn)邊界條件設(shè)置:①熱源為芯片表面1.18 mm×0.97 mm×0.02 mm的立方體，分別施加0.5 W、1 W、1.5 W的功率載荷來模擬芯片表面散熱;②器件表面和PCB板表面都是通過與空氣的對(duì)流和輻射進(jìn)行散熱，都是自然對(duì)流換熱，對(duì)流換熱系數(shù)為12.5 W/(m2·K)。忽略輻射散熱，只考慮對(duì)流散熱;③環(huán)境溫度為25℃。校準(zhǔn)后，1 W功耗下TO－220封裝的功率器件的溫度分布圖如圖3所示。校準(zhǔn)后器件基板、塑封正面、中間引腳溫度與實(shí)測(cè)溫度對(duì)比曲線如圖4所示。

圖3　校準(zhǔn)后溫度溫度分布圖

圖4　仿真和實(shí)測(cè)溫度對(duì)比圖

從圖4中可以看出，仿真校準(zhǔn)后模型的誤差很小，不超過2%。認(rèn)為帶有PCB板的器件模型校準(zhǔn)完成。在相同的邊界條件下，仿真了1 W功耗下沒有PCB板時(shí)器件的溫度分布情況，圖5所示是有無PCB時(shí)的溫度對(duì)比結(jié)果。從圖中可以看出，沒有PCB板后，基板表面溫度上升了32.8℃，這說明，本文所針對(duì)的實(shí)測(cè)環(huán)境，PCB板對(duì)器件的散熱有很大影響，仿真分析時(shí)不能隨便忽略。

圖5　有無PCB板校準(zhǔn)對(duì)比圖

1.2.2熱源厚度對(duì)校準(zhǔn)的影響

對(duì)于實(shí)際的TO－220封裝的功率器件來說，其發(fā)熱區(qū)域一般集中于有源區(qū)，而不是整個(gè)芯片。因此，熱源應(yīng)該定義為芯片表面的有源區(qū)，定義有源區(qū)的厚度為熱源厚度，如圖6所示箭頭所指區(qū)域。熱源厚度會(huì)影響主要散熱路徑上的熱阻，從而影響模型的校準(zhǔn)。圖7所示是在1 W功耗下，不同熱源厚度下的結(jié)殼熱阻仿真結(jié)果。

圖6　封裝截面圖

圖7　結(jié)殼熱阻與熱源厚度關(guān)系圖

由圖7可以看出，隨著熱源厚度的增加，熱阻不斷減小。這是由于芯片主要散熱路徑為熱源－Si－焊料－基板－空氣，當(dāng)熱源不是整個(gè)Si體時(shí)，下半部分Si相當(dāng)于熱阻，Si－焊料－基板是串聯(lián)的，隨著熱源厚度的增大，Si的下半部分不斷變小，相當(dāng)于Si熱阻不斷減小，最終導(dǎo)致Rjc的減小。所以對(duì)于模型來說，針對(duì)不同的有源區(qū)深度，定義的熱源的厚度也應(yīng)該不一樣，而不是將硅整體作為熱源來簡(jiǎn)單的賦值。1.2.3有無引線對(duì)校準(zhǔn)的影響

功率器件中引線直徑為25 μm，在校準(zhǔn)過程中，仿真了1 W功耗下，有引線和沒引線時(shí)的溫度場(chǎng)，對(duì)比了各個(gè)點(diǎn)溫度，溫度對(duì)比結(jié)果如表3所示。

表3　有無引線溫度對(duì)比結(jié)果　單位:℃

從對(duì)比結(jié)果中可以看出，各個(gè)點(diǎn)溫度基本相同，說明引線對(duì)散熱沒什么影響。這是因?yàn)橐€雖然是熱導(dǎo)率很高的銅線，但是太細(xì)，所以對(duì)散熱影響不大。在接下來的仿真中，可以把引線去了，來簡(jiǎn)化仿真模型。

2　優(yōu)化設(shè)計(jì)

接下來，我們基于充分考慮了以上3點(diǎn)的校準(zhǔn)模型來研究TO－220封裝的熱特性，進(jìn)而通過對(duì)TO－220封裝的散熱特性研究，找到更優(yōu)的設(shè)計(jì)方案。本文依次對(duì)粘結(jié)層面積、芯片相對(duì)基板位置和基板面積大小作為設(shè)計(jì)變量，研究它們對(duì)器件的結(jié)溫、殼溫和熱阻的影響，并進(jìn)行優(yōu)化設(shè)計(jì)。

2.1焊料層面積對(duì)器件散熱的影響

SnPbAg是一種應(yīng)用比較廣泛的粘結(jié)層材料，具有較高的導(dǎo)熱系數(shù)，導(dǎo)熱系數(shù)為50 W/(m·K)，文中焊料層就選用這種材料。焊料面積的大小直接影響到焊接的牢固程度和成本。焊料太少，有可能導(dǎo)致芯片與基板間焊接不牢固，導(dǎo)致器件壽命的縮短;焊料面積太大，會(huì)影響封裝成本。圖8中以焊料層面積/芯片面積為變量，給出了在不同的焊料面積時(shí)，芯片的結(jié)溫以及熱阻的變化趨勢(shì)。從圖中可以看出，隨著焊料層相對(duì)芯片面積的增大，結(jié)溫和熱阻的總體趨勢(shì)是逐漸變小的，但是隨著面積的增大，結(jié)溫和熱阻的下降趨勢(shì)不是很明顯，所以焊料層的面積對(duì)器件散熱基本沒影響。在不影響器件可靠性的情況下，盡可能使用少的焊料可以降低成本。

圖8　焊料面積與溫度關(guān)系圖

2.2芯片相對(duì)基板位置對(duì)器件散熱的影響

在實(shí)際封裝工藝中，粘片操作決定了芯片相對(duì)于基板的位置，芯片放置位置的不同，對(duì)器件的結(jié)溫和熱阻會(huì)產(chǎn)生影響。

圖9所示為4種比較極端的情況，芯片放置的位置分別位于基板的下方、上方、左下方和左上方。表4所示是4種情況下器件結(jié)溫對(duì)比。從表中可以看出，芯片越往上，結(jié)溫越高;芯片越靠兩邊，結(jié)溫也越高。這是因?yàn)樾酒酵拢_輔助散熱效果越明顯，所以結(jié)溫越低;芯片越往兩邊，會(huì)導(dǎo)致很大一部分的熱是通過散熱路徑基板－塑封料－空氣來散去，這樣會(huì)導(dǎo)致熱阻的增大，結(jié)溫也會(huì)變高。所以在封裝的粘片工藝過程中，應(yīng)該將芯片盡量放在中間往下的位置。

表4　芯片位置結(jié)溫對(duì)比　單位:℃

圖9　芯片相對(duì)基板位置圖

2.3基板面積對(duì)器件散熱的影響

芯片下基板尺寸分別用V、H表示，如圖10所示。保持H不變，改變V的長度，來研究基板面積對(duì)散熱效果的影響。圖11所示為器件結(jié)溫與基板長度V的關(guān)系曲線?？梢?，隨著V的增大，基板面積越大，器件的結(jié)溫呈逐漸下降趨勢(shì)，這是因?yàn)樯崞骷ぷ魇菬崃恐饕ㄟ^芯片－粘結(jié)層－基板向外傳輸，基板面積越大，肯定散熱效果越好。當(dāng)V從4 mm增大到8 mm的過程中，器件結(jié)溫隨著V的增大線性降低。從器件散熱的角度講，基板面積越大越有利于器件散熱，但是實(shí)際選擇多大的基板面積，要由具體的散熱要求來確定。

圖10　基板尺寸圖

圖11　基板長度V與結(jié)溫關(guān)系圖

3　結(jié)論

本文運(yùn)用ANSYS有限元分析軟件，對(duì)TO－220封裝的功率器件建立了器件模型，進(jìn)而指出模型的精確校準(zhǔn)對(duì)于功率封裝優(yōu)化設(shè)計(jì)的必要性，研究了有無PCB板、熱源厚度、有無引線對(duì)模型校準(zhǔn)及參數(shù)設(shè)置的影響，通過校準(zhǔn)，使器件模型溫度與實(shí)際器件測(cè)試溫度基本吻合?；谛?zhǔn)后模型，對(duì)不同焊料層面積、芯片相對(duì)基板位置以及基板面積大小對(duì)散熱效果進(jìn)行了研究。通過分析得到以下結(jié)論:①焊料層面積大小對(duì)器件散熱基本沒影響;②芯片在粘片工藝過程中應(yīng)該盡量將芯片放置在中下方接近引腳的位置;③隨著基板面積的增大散熱效果越好，但實(shí)際封裝基板面積大小選擇還要從芯片功耗、成本等方面綜合考慮。

參考文獻(xiàn):

［1］Wu Xiaomeng，Liu Xiaoyang，Ma He，et al.Low Thermal Resistance Design for a 2.5D Package［C］//2013 14th International Conference on Electronic Packaging Technology，2013:431－434.

［2］Sivanand Somasundaram，Andrew A O Tay.Measurement of Thermal Resistance of TIMs，Heat Sinks and Interfaces in Thermal Management［C］//34th International Electronic Manufacturing Technology Conference，2010:1－5.

［3］Pinjala D，Navas Khan，Xie Ling，et al.Thermal Design of Heat Spreader and Analysis of Thermal Interface Materials (TIM)for Multi-Chip Package［C］//2002 Electronic Components and Technology Conference，2002:1119－1123.

［4］Lee Teck Sim，Darakorn Sae Le.Thermal Resistance(Rth)Enhancement by Optimizing TO Package Thermal Contact［C］//2009 11th Electronics Packaging Technology Conference，2009:1－6.

［5］華慶，殷景華，焦國芹，等.基于ANSYS的功率VDMOS器件的熱分析及優(yōu)化設(shè)計(jì)［J］.電子器件，2009，32(2):354－356.

［6］龍樂.分立器件封裝及其主流類型［J］.電子與封裝，2005，5 (2):12－17.

［7］鄭志榮，崔崧.有限元仿真在功率框架設(shè)計(jì)開發(fā)中的應(yīng)用［J］.中國集成電路，2012，155:61－68.

［8］鄭志強(qiáng)，程秀蘭，F(xiàn)rank Ta.功率器件封裝工藝中的鋁條帶鍵合技術(shù)［J］.電子與封裝，2008，8(12):5－9.

［9］馬澤濤，朱大慶，王曉軍.一種高功率LED封裝的熱分析［J］.半導(dǎo)體光電，2006，27(1):16－19.

［10］施建根，孫偉鋒.車載IGBT器件封裝裝片工藝中空洞的失效研究［J］.電子與封裝，2010，10(2):23－27.

［11］衛(wèi)能，劉斯揚(yáng).一種測(cè)試功率MOSFET熱阻的新方法［J］.微電子學(xué)，2014，44(1):131－134.

［12］吳昊，高立明，李明，等.粘結(jié)層空洞對(duì)功率器件封裝熱阻的影響［J］.半導(dǎo)體光電，2013，34(2):226－230.

王劍峰(1990－)，男，漢族，江蘇無錫人，現(xiàn)就讀于東南大學(xué)集成電路學(xué)院，碩士研究生，主要研究方向?yàn)楣β始呻娐房煽啃苑矫娴难芯?，jeff5299@163.com;

孫偉鋒(1977－)，男，博士，教授，博士生導(dǎo)師，主要從事功率器件功率集成電路、模擬集成電路及可靠性等方面的研究，swffrog@seu.edu.cn。

Study on Effective Masses of Electron in Strained Si1－xGex(100)*

ZHAO Lixia1*，SONG Jianjun2
(1.Hebei Poshing Electronics Technology Co.，Ltd.，Shijiazhuang 050200，China; 2.School of Microelectronics，Xidian University，Xi’an 710071，China)

Abstract:With the framework of K-P(Kr?nig-Penney)method with the help of perturbation theory，effective masses of electron were systematically studied in strained Si1－xGex/(100)S，including the longitudinal and transverse masses，density of state effective mass and conductivity effective mass of electron.It is found that the longitudinal and transverse masses are unchanged under strain，and density of state effective mass of electron decreases obviously with the increasing Ge fraction(x)，and［100］directional conductivity effective masses decrease due to strain.The results obtained can provide valuable references to the electrical property of strained Si1－xGex/(100)Si.

Key words:strained Si1－xGex; effective mass; K-P(Kr?nig-Penney)theory

doi:EEACC:250010.3969/j.issn.1005－9490.2015.04.004

收稿日期:2014－09－23修改日期:2014－10－20

中圖分類號(hào):TM313.4

文獻(xiàn)標(biāo)識(shí)碼:A

文章編號(hào):1005－9490(2015)04－0734－05

項(xiàng)目來源:港澳臺(tái)科技合作專項(xiàng)項(xiàng)目(2014DFH10190);江蘇省青藍(lán)工程項(xiàng)目;東南大學(xué)研究生科研基金項(xiàng)目(YBPY1403)