基于FPGA的1553B總線IP核低功耗設(shè)計(jì)

深圳大學(xué)信息工程學(xué)院 徐 淵 關(guān)則昂 劉 柳

深圳市振華微電子有限公司 張建國(guó) 邱紅燕

基于FPGA的1553B總線IP核低功耗設(shè)計(jì)

深圳大學(xué)信息工程學(xué)院 徐 淵 關(guān)則昂 劉 柳

深圳市振華微電子有限公司 張建國(guó) 邱紅燕

MIL-STD-1553B（以下簡(jiǎn)稱1553B）總線控制器軟核主要描述了MIL-STD-1553B協(xié)議物理層和數(shù)據(jù)鏈路層的數(shù)字邏輯特性。功能包含總線控制器（BC）、遠(yuǎn)程終端（RT）、總線監(jiān)控器（BM）三種。用戶通過(guò)簡(jiǎn)單的邏輯接口即可以在三種功能之間進(jìn)行切換。在IP核RTL代碼設(shè)計(jì)中重點(diǎn)引入了低功耗設(shè)計(jì)中的門控時(shí)鐘技術(shù)和時(shí)序調(diào)整技術(shù)，大大降低了IP核的動(dòng)態(tài)功耗。整個(gè)系統(tǒng)架構(gòu)的設(shè)計(jì)與驗(yàn)證是基于Xilinx公司的XC6SLX45T-3FGG484 FPGA芯片。IP核功耗分析工具采用Xilinx公司提供的XPower Analyzer軟件。通過(guò)對(duì)比測(cè)試，該IP核方案在滿足性能可靠的前提下能有效降低功耗。

MIL-STD-1553B總線；軟核；FPGA；低功耗

引言

MIL-STD-1553B總線最早是由美國(guó)軍方專為軍用航天飛機(jī)、戰(zhàn)斗機(jī)定制的一種標(biāo)準(zhǔn)通信協(xié)議。該協(xié)議采用數(shù)字命令/響應(yīng)式時(shí)分制多路傳輸數(shù)據(jù)總線,速度達(dá)到1Mbps,具有雙向輸出特性,實(shí)時(shí)性和可靠性高等諸多優(yōu)點(diǎn)。因此廣泛應(yīng)用在當(dāng)代的各類型航天、航空設(shè)備。

由于1553B協(xié)議總線特殊的應(yīng)用場(chǎng)合,使得1553B總線控制器需要滿足很高的穩(wěn)定性和可靠性,同時(shí)對(duì)于功耗的要求非常苛刻[1]。因此研究開發(fā)一款既能滿足性能要求,同時(shí)具有較低功耗的1553B總線控制器,具有十分重要的意義。

論文分四部分。首先介紹1553B總線相關(guān)原理,然后結(jié)合原理介紹1553B總線IP核工作流程,第三部分結(jié)合軟核結(jié)構(gòu)來(lái)分析介紹IP核低功耗技術(shù),第四部分總結(jié)論文。

1 1553B控制器工作原理

1553B協(xié)議:

1553B總線網(wǎng)絡(luò)拓?fù)浣Y(jié)構(gòu)如圖1所示,主要包括總線控制器(BC)、遠(yuǎn)程終端(RT)和總線監(jiān)控器(BM)三部分[2]。

圖1 網(wǎng)絡(luò)拓?fù)浣Y(jié)構(gòu)

總線控制器(BC)主要用于管理和調(diào)度總線上的信息傳遞。在任何時(shí)刻,總線上只有一個(gè)總線控制器。遠(yuǎn)程終端(RT)主要用于外掛子設(shè)備,接收和反饋BC的命令信息。在協(xié)議中RT最多只能外掛31個(gè)子設(shè)備,并且每個(gè)子設(shè)備都分配唯一的地址?？偩€監(jiān)控器(BM)主要用于監(jiān)控總線信息,記錄總線上信息的傳遞,它不影響總線上其他設(shè)備之間的交互,同時(shí)它也不會(huì)應(yīng)答B(yǎng)C的指令。

2 1553B總線控制器軟核設(shè)計(jì)

2.1 1553B軟核架構(gòu)

1553B軟核支持BC、RT和BM三種功能模塊,兼容MILSTD-1553B標(biāo)準(zhǔn),同時(shí)支持自動(dòng)重傳功能、大容量數(shù)據(jù)緩存、動(dòng)態(tài)總線控制功能、內(nèi)部自檢電路功能、中斷方式可配置、支持總線重試與消息重試等功能[3][4]。針對(duì)不同的功能,通過(guò)狀態(tài)機(jī)之間的跳轉(zhuǎn)來(lái)實(shí)現(xiàn)。

1553B軟核的結(jié)構(gòu)框圖如圖2,軟核結(jié)構(gòu)主要分為用戶接口、寄存器模塊、功能切換模塊、高速緩存模塊、校驗(yàn)?zāi)K和編解碼模塊六部分[5]。

圖2 lP核結(jié)構(gòu)框圖

IP核的用戶控制端口,包括時(shí)鐘與復(fù)位信號(hào)、讀寫使能、地址數(shù)據(jù)有效信號(hào)、片選信號(hào)、地址數(shù)據(jù)復(fù)用總線信號(hào)、中斷、輸入輸出串行數(shù)據(jù)信號(hào)。如圖3和4,分別為用戶接口讀寫時(shí)序,利用數(shù)據(jù)總線和地址總線共用,能有效降低整個(gè)軟核管教數(shù)量。用戶通過(guò)地址譯碼方式,可以配置IP的波特率、中斷使能、復(fù)位等,同時(shí)也可以將數(shù)據(jù)存入緩沖區(qū)。

圖3 寫時(shí)序簡(jiǎn)圖

圖4 讀時(shí)序簡(jiǎn)圖

鏈路層主要負(fù)責(zé)生成幀結(jié)構(gòu)、數(shù)據(jù)緩存、功能切換以及握手應(yīng)答機(jī)制。其中握手應(yīng)答機(jī)制如圖5。對(duì)于發(fā)送端,幀緩存主要用于存儲(chǔ)當(dāng)前幀,當(dāng)應(yīng)答出錯(cuò)或者應(yīng)答時(shí)間t超過(guò)了等待時(shí)間tm時(shí),從幀緩存區(qū)讀出之前發(fā)送數(shù)據(jù),重新傳輸。當(dāng)應(yīng)答正確且在等待時(shí)間tm內(nèi)時(shí),則繼續(xù)從大容量緩沖區(qū)讀取數(shù)據(jù),并編碼發(fā)送。對(duì)于接收端,解碼接收到的數(shù)據(jù),在檢驗(yàn)的同時(shí),緩存當(dāng)前幀,當(dāng)校驗(yàn)無(wú)誤時(shí),將緩存的有效數(shù)據(jù)存入大容量緩存區(qū),并且將應(yīng)答幀延時(shí)時(shí)間td后發(fā)送,如果校驗(yàn)錯(cuò)誤,停止將數(shù)據(jù)存入大容量緩存區(qū),同時(shí)將帶有錯(cuò)誤標(biāo)示符的應(yīng)答幀延時(shí)時(shí)間td后發(fā)送。

圖5 握手應(yīng)答機(jī)制

圖6 功能切換單元

功能切換模塊提供三種不同的邏輯功能,根據(jù)用戶需要在總線控制器、遠(yuǎn)程終端、總線監(jiān)控器之間切換。如圖6所示,通過(guò)用戶接口來(lái)配置用戶模式選擇寄存器,根據(jù)寄存器位信息選擇BC、RT或者BM。在運(yùn)行過(guò)程中, BC可以通過(guò)方式代碼來(lái)發(fā)送動(dòng)態(tài)總線控制命令切換當(dāng)前狀態(tài),將目標(biāo)RT轉(zhuǎn)變?yōu)锽C,同時(shí)自身變?yōu)镽T。

物理層主要負(fù)責(zé)校驗(yàn)和編解碼[6]。

校驗(yàn)?zāi)K主要完成對(duì)發(fā)送和接收的數(shù)據(jù)進(jìn)行校驗(yàn)。1553B總線采用奇偶檢驗(yàn)方式。

編解碼模塊主要完成對(duì)1553BIP核的數(shù)據(jù)字、指令字、和狀態(tài)字進(jìn)行編解碼。根據(jù)協(xié)議,物理層采用曼切斯特II型編碼,信號(hào)以串行數(shù)字脈沖編碼調(diào)制(PCM)形式在數(shù)據(jù)總線上傳輸。

2.2 BC設(shè)計(jì)

總線控制器BC負(fù)責(zé)發(fā)送指令,參與數(shù)據(jù)字的傳輸,以及接收遠(yuǎn)程終端發(fā)送的狀態(tài)信息。任何時(shí)刻總線上只有一個(gè)總線控制器在執(zhí)行總線控制功能。

圖7為BC電路框圖,主要分為緩沖區(qū)狀態(tài)檢測(cè)、數(shù)據(jù)緩存、提取屬性值、狀態(tài)跳轉(zhuǎn)和應(yīng)答五部分。緩沖區(qū)狀態(tài)檢查和數(shù)據(jù)緩存模塊主要實(shí)現(xiàn)自動(dòng)讀取用戶輸入數(shù)據(jù)。讀取數(shù)據(jù)個(gè)數(shù)由提取屬性值模塊決定。提取屬性值模塊完成提取關(guān)于傳輸方向、子地址/方式以及數(shù)據(jù)字計(jì)數(shù)或者方式代碼等信息。狀態(tài)跳轉(zhuǎn)模塊會(huì)根據(jù)提取屬性值模塊提供的信息,進(jìn)行功能模塊之間的跳轉(zhuǎn)。譬如當(dāng)需要完成動(dòng)態(tài)總線控制功能時(shí),狀態(tài)機(jī)會(huì)自動(dòng)跳轉(zhuǎn)到實(shí)現(xiàn)動(dòng)態(tài)總線控制功能的狀態(tài)機(jī),完成相應(yīng)的功能。當(dāng)功能完成時(shí)則進(jìn)入應(yīng)答模塊,應(yīng)答模塊會(huì)等待RT的應(yīng)答信息,根據(jù)應(yīng)答來(lái)判斷功能跳轉(zhuǎn)。應(yīng)答模塊工作原理可以參考握手應(yīng)答機(jī)制。

圖7 BC電路框圖

BC流程圖如圖8,整個(gè)流程分為三部分,分別為狀態(tài)檢測(cè)、發(fā)送控制和接收控制。

圖8 BC流程圖

2.3 RT設(shè)計(jì)

RT主要對(duì)總線控制器發(fā)送的有效指令做出響應(yīng),并且按照有效指令字規(guī)定的功能進(jìn)行操作。

圖9為RT電路框圖,其中地址檢測(cè)模塊主要完成目標(biāo)地址與RT本地地址檢測(cè),當(dāng)目標(biāo)地址與RT地址一致時(shí),或者目標(biāo)地址為廣播地址時(shí),開始接收總線數(shù)據(jù),當(dāng)不一致時(shí)則不接收。緩存和校驗(yàn)?zāi)K主要完成有效數(shù)據(jù)的存儲(chǔ)和校驗(yàn),其中緩存數(shù)據(jù)個(gè)數(shù)由提取屬性值模塊決定。提取屬性值模塊和BC電路框圖中的提取屬性值模塊功能一致,用于提取指令字中有效的屬性信息。狀態(tài)跳轉(zhuǎn)模塊根據(jù)提取屬性值模塊提供的信息做相應(yīng)的功能跳轉(zhuǎn)。延時(shí)應(yīng)答負(fù)責(zé)完成整個(gè)應(yīng)答過(guò)程。

圖9 RT電路框圖

RT工作流程如圖10所示,流程圖主要分為信息識(shí)別狀態(tài)、接收處理數(shù)據(jù)狀態(tài)和應(yīng)答狀態(tài)。

圖10 RT流程圖

2.4 BM設(shè)計(jì)

BM功能比較簡(jiǎn)單,主要用于存儲(chǔ)總線上所有有效數(shù)據(jù)信息,包括總線控制器發(fā)送的指令和數(shù)據(jù),以及遠(yuǎn)程終端發(fā)送的應(yīng)答和數(shù)據(jù)。

BM的電路框圖如圖11所示,分為解碼模塊和大容量緩存。當(dāng)總線上有數(shù)據(jù)或者指令傳輸時(shí),通過(guò)解碼模塊,將所有數(shù)據(jù)存入大容量緩存區(qū)。

圖11 BM電路框圖

圖12為BM流程圖,包括兩個(gè)狀態(tài),idle和bm_data狀態(tài)。Idle空閑狀態(tài)主要負(fù)責(zé)檢測(cè)1553B總線信息,當(dāng)檢測(cè)到有效的信息字(包括指令字、數(shù)據(jù)字和狀態(tài)字)時(shí),在bm_data狀態(tài)將有效信號(hào)保存在緩沖區(qū)中。在BM中檢測(cè)總線信號(hào)時(shí),不會(huì)考慮信號(hào)類型和信號(hào)ID。

圖12 BM流程圖

2.5 1553B總線控制器軟核功能仿真

為了驗(yàn)證1553B控制器軟核的邏輯功能,在modelsim環(huán)境下搭建合適的測(cè)試平臺(tái)。在測(cè)試過(guò)程中,測(cè)試BC向RT發(fā)送數(shù)據(jù)和接收數(shù)據(jù)、RT向RT發(fā)送數(shù)據(jù)等。經(jīng)過(guò)一些列測(cè)試之后,結(jié)果表明本文設(shè)計(jì)的1553B軟核邏輯功能符合協(xié)議要求。BC向RT發(fā)送數(shù)據(jù)仿真結(jié)果如圖13。

圖13 1553B功能仿真

3 1553B總線控制器低功耗設(shè)計(jì)

1553B軟核設(shè)計(jì)中,很多地方都考慮到低功耗的設(shè)計(jì)方法。主要體現(xiàn)在門控時(shí)鐘技術(shù)、時(shí)序調(diào)整技術(shù)以及預(yù)計(jì)算技術(shù)等。通過(guò)低功耗的設(shè)計(jì)方法,能有效降低整個(gè)軟核的功耗。

3.1 低功耗設(shè)計(jì)技術(shù)

在IC設(shè)計(jì)時(shí),功耗是繼頻率和面積之后又一關(guān)鍵參數(shù),它直接影響到IC的工作性能和適用領(lǐng)域。通常IC功耗來(lái)源有三種,分別是動(dòng)態(tài)功耗(又稱跳變功耗)、直通功耗(又稱短路功耗)和靜態(tài)功耗(又稱漏電流功耗)[7][8][9]。

從公式二可以看出對(duì)于動(dòng)態(tài)功耗,可以采取降低工作電壓和頻率、減小負(fù)載電容以及跳變因子來(lái)實(shí)現(xiàn);對(duì)于直通功耗一般采取改善電路工藝、降低工作電壓來(lái)實(shí)現(xiàn);對(duì)于靜態(tài)功耗可以通過(guò)降低CMOS管W/L尺寸、減小閾值電壓實(shí)現(xiàn)。

在數(shù)字邏輯電路設(shè)計(jì)中,一般采取降低時(shí)鐘頻率、減小平均翻轉(zhuǎn)比例以及縮小電路規(guī)模三種方法來(lái)實(shí)現(xiàn)[10]。

3.2 門控時(shí)鐘技術(shù)

在IC動(dòng)態(tài)功耗中,因?yàn)樾盘?hào)翻轉(zhuǎn)而導(dǎo)致的功耗在整個(gè)動(dòng)態(tài)功耗中占有很大比例。翻轉(zhuǎn)功耗是由CMOS器件的輸出端的負(fù)載電容因?yàn)榻?jīng)常充放電而導(dǎo)致的。通常,在IC工作時(shí),很大一部分的信號(hào)翻轉(zhuǎn)來(lái)自時(shí)鐘信號(hào),而且時(shí)鐘網(wǎng)絡(luò)在IC內(nèi)部分布廣泛,因此降低時(shí)鐘信號(hào)的平均翻轉(zhuǎn)比例在IC低功耗設(shè)計(jì)中具有十分重要的意義。門控制時(shí)鐘技術(shù)是減小平均翻轉(zhuǎn)比例的有效途徑。

通常,時(shí)鐘信號(hào)直接連接到觸發(fā)器的時(shí)鐘端口,當(dāng)觸發(fā)器檢測(cè)到時(shí)鐘信號(hào)邊沿跳變時(shí),將輸入信號(hào)輸出。但是當(dāng)輸入信號(hào)不發(fā)生變化或者處于無(wú)效信號(hào)時(shí),此時(shí)時(shí)鐘信號(hào)依然在工作,這樣會(huì)導(dǎo)致翻轉(zhuǎn)功耗。門控時(shí)鐘是通過(guò)邏輯電路來(lái)控制時(shí)鐘的跳變。如圖14,觸發(fā)器的時(shí)鐘端口是通過(guò)邏輯控制,當(dāng)輸入信號(hào)有效時(shí),開啟時(shí)鐘信號(hào),當(dāng)時(shí)鐘信號(hào)無(wú)效時(shí),通過(guò)邏輯控制來(lái)關(guān)閉時(shí)鐘信號(hào),這樣能有效減小平均翻轉(zhuǎn)比例,降低動(dòng)態(tài)功耗。

圖14 門控制原理

在1553B軟核中,物理層編碼采用了門控時(shí)鐘技術(shù)。用于發(fā)送數(shù)據(jù)的時(shí)鐘受到系統(tǒng)邏輯控制,當(dāng)需要發(fā)送數(shù)據(jù)的時(shí)候,才產(chǎn)生時(shí)鐘信號(hào),不需要發(fā)送時(shí),時(shí)鐘停止。

如圖15所示,tx_clk時(shí)鐘信號(hào)受輸入信號(hào)控制。當(dāng)需要輸出有效數(shù)據(jù)時(shí),tx_clk時(shí)鐘信號(hào)正常工作,否則停止工作。

圖15 1553B門控邏輯仿真

3.3 時(shí)序調(diào)整技術(shù)

時(shí)序調(diào)整技術(shù)主要是采用多種時(shí)鐘域,根據(jù)邏輯電路的需要合理劃分時(shí)鐘的一種方法。該方法能有效降低整體系統(tǒng)的時(shí)鐘頻率,減少門的翻轉(zhuǎn)頻率,從而減小系統(tǒng)動(dòng)態(tài)功耗。

在1553B軟核設(shè)計(jì)中采用了時(shí)序調(diào)整技術(shù)。由于1553B的串行數(shù)據(jù)總線波特率最大為1Mbps,因此在系統(tǒng)物理層邏輯設(shè)計(jì)時(shí)采用了較低的時(shí)鐘頻率,而為了提高IP核用戶接口與其他控制邏輯接口之間的傳輸性能,在用戶端口電路設(shè)計(jì)時(shí)采用較高的時(shí)鐘頻率。通過(guò)時(shí)序調(diào)整技術(shù),使IP核物理層邏輯電路處于較低的頻率,這樣降低了系統(tǒng)動(dòng)態(tài)功耗。如圖16為系統(tǒng)時(shí)鐘域設(shè)計(jì),圖中core_clk為用戶接口時(shí)鐘,clk_en_de為解碼器時(shí)鐘, clk_en_e為編碼器時(shí)鐘。

圖16 1553B時(shí)鐘信號(hào)仿真

時(shí)序調(diào)整技術(shù)面臨的最主要難題是亞穩(wěn)態(tài)問(wèn)題,通常解決亞穩(wěn)態(tài)有同步緩存鏈、頻率展寬、握手、異步fifo等,在本IP核設(shè)計(jì)時(shí)采用異步fifo來(lái)實(shí)現(xiàn),具體電路框圖如圖17所示。

通過(guò)異步FIFO將用戶端時(shí)鐘域core_clk與編碼時(shí)鐘域clk_en_e和解碼時(shí)鐘域clk_en_de隔離開,有效避免了亞穩(wěn)態(tài)問(wèn)題,使整個(gè)系統(tǒng)運(yùn)行更穩(wěn)定。

3.4 并行隔離技術(shù)

并行隔離技術(shù)實(shí)際上是通過(guò)將不同功能的邏輯單元分離開,減小各個(gè)功能模塊之間的關(guān)聯(lián)。當(dāng)運(yùn)行其中某項(xiàng)功能時(shí),其它功能模塊不工作,這樣通過(guò)減小整個(gè)系統(tǒng)的有效工作面積,達(dá)到降低功耗的目的。

圖17 1553B跨時(shí)鐘域框圖

1553B軟核包含三種功能,分別為BC、RT和BM。三種功能沒有很強(qiáng)的依賴關(guān)系,這樣在邏輯代碼開發(fā)時(shí),將三種不同的邏輯功能分離開,當(dāng)用戶選擇其中某一功能模塊時(shí),另外兩個(gè)功能模塊處于休眠的模式。當(dāng)BC啟動(dòng)動(dòng)態(tài)總線控制命令可以激活I(lǐng)P核進(jìn)入RT工作模式,此時(shí)充當(dāng)總線控制器的功能模塊由激活狀態(tài)進(jìn)入休眠狀態(tài),從而達(dá)到降低功耗的目的。如圖18在系統(tǒng)中主要完成功能切換,通過(guò)接口單元,用戶可以選擇三種不同的功能,其中控制邏輯單元是為了實(shí)現(xiàn)總線控制器和遠(yuǎn)程終端之間實(shí)現(xiàn)動(dòng)態(tài)總線控制功能。

圖18 1553B并行隔離技術(shù)框圖

3.5 1553B低功耗設(shè)計(jì)結(jié)果與分析

本論文主要側(cè)重于1553B控制器軟核開發(fā),由于軟核具有可移植性,導(dǎo)致在不同的硬件平臺(tái)功耗不同。本論文設(shè)計(jì)是基于Xilinx公司的XC6SLX45T-3FGG484芯片,該芯片采用金屬銅45nm低功耗設(shè)計(jì)工藝,屬于目前比較成熟的設(shè)計(jì)工藝。該芯片價(jià)格低廉、應(yīng)用廣泛,具有較高的代表性。功耗設(shè)計(jì)軟件采用Xilinx公司提供的XPower Analyzer軟件,該軟件可以對(duì)可編程邏輯器件的功耗進(jìn)行分析。軟件主要輸出文件為PWR文件,即功耗報(bào)告文件,該文件主要從靜態(tài)功耗和動(dòng)態(tài)功耗兩個(gè)角度對(duì)系統(tǒng)進(jìn)行分析。

表1 功耗對(duì)比分析（25℃,mW）

由表1可知,經(jīng)過(guò)低功耗設(shè)計(jì)之后,優(yōu)化后動(dòng)態(tài)功耗下降了26%,說(shuō)明通過(guò)三種低功耗設(shè)計(jì)方法,能有效降低系統(tǒng)的動(dòng)態(tài)功耗。

由于靜態(tài)功耗主要由晶體管的漏電流和FPGA的偏置電流引起,它與工藝和晶體管的特性有關(guān),這些與FPGA本身決定,與邏輯代碼設(shè)計(jì)無(wú)關(guān),因此圖中靜態(tài)功耗值優(yōu)化前后相同。

表2是1553B軟核基于XXC6SLX45T-3FGG484芯片整體功耗和目前主流1553B協(xié)議芯片功耗對(duì)比。從表中可以明顯看出,本文設(shè)計(jì)的1553B控制器方案,相比目前芯片在功耗方面具有明顯的優(yōu)勢(shì)。

表2 同類產(chǎn)品功耗分析

4 結(jié)束語(yǔ)

本文在介紹了1553B總線相關(guān)協(xié)議及工作原理之后,采用自頂向下的設(shè)計(jì)流程,設(shè)計(jì)并實(shí)現(xiàn)了符合1553B標(biāo)準(zhǔn)協(xié)議的軟核。在軟核開發(fā)過(guò)程中使用了一系列的設(shè)計(jì)方法來(lái)降低功耗,包括門控時(shí)鐘技術(shù)、跨時(shí)鐘域技術(shù)以及并行隔離技術(shù)等來(lái),通過(guò)這些方法有效的降低了1553B控制器功耗。

［1］張偉功,段青亞.航天器總線管理系統(tǒng)的SOC設(shè)計(jì)與研究［J］.宇航學(xué)報(bào),2005,05.

［2］Microsemi.Core1553BRM v4.0 Handbook .2014,01.

［3］王冬偉,孫越強(qiáng),杜起飛,等.基于BU-61580與USB的MILSTD-1553B總線控制卡的設(shè)計(jì)［J］.科學(xué)技術(shù)與工程,2012,12(11).

［4］周密,金惠華,尚利宏,李化云.1553B總線協(xié)議IP核設(shè)計(jì)與實(shí)現(xiàn)［J］.電子器件,2007,39(1).

［5］申志永,胡昌華,何華鋒,等.MIL-STD-1553B總線發(fā)送器IP核設(shè)計(jì)［J］.現(xiàn)代電子技術(shù),2011,34(12).

［6］高飛,初曉軍.USB接口USB的MIL-STD-1553B轉(zhuǎn)換器的應(yīng)用研究［J］.計(jì)算機(jī)與數(shù)字工程,2008,223.

［7］謝鶯.CAN控制器的低功耗設(shè)計(jì)［J］.電子測(cè)量技術(shù), 2010,33(10).

［8］梁允萍,章成旻,李燁.數(shù)字IC低功耗設(shè)計(jì)綜述［J］.電子科學(xué),2009.

［9］鐘濤,王豪才.CMOS集成電路的功耗優(yōu)化和低功耗設(shè)計(jì)技術(shù)［J］.微電子學(xué),2000,30(2):106-112.

［10］萬(wàn)娟,武杰,孔陽(yáng).低功耗FPGA電子系統(tǒng)優(yōu)化方法［J］.電子技術(shù)應(yīng)用,2010,12.

圖4 觸面屏畫面結(jié)構(gòu)

6 結(jié)論

本設(shè)計(jì)以Atmega128單片機(jī)為主控核心,利用其強(qiáng)大的處理能力和較豐富的外圍接口,合理的選用內(nèi)部豐富的資源來(lái)滿足整個(gè)系統(tǒng)設(shè)計(jì)的要求。故障檢修裝置系統(tǒng)模塊已測(cè)試正常,能實(shí)現(xiàn)以下功能:通過(guò)觸摸屏設(shè)置故障訓(xùn)練三種模式、各個(gè)單元模塊均能得到合理控制、控制系統(tǒng)電源模塊穩(wěn)定輸出、各個(gè)單元板電路都能正常設(shè)置和取消故障點(diǎn)。通過(guò)系統(tǒng)聯(lián)機(jī)調(diào)試,故障檢修裝置能實(shí)現(xiàn)基本的功能要求,達(dá)到了預(yù)期的控制效果。

參考文獻(xiàn)

［1］黃繼昌,申冰冰.電子元件故障與檢測(cè)［M］.中國(guó)電力出版社.

［2］張連飛.電子技術(shù)基礎(chǔ)與技能［M］.人民郵電出版社.

［3］諸林裕.電子技術(shù)基礎(chǔ)［M］.中國(guó)勞動(dòng)社會(huì)保障出版社.

［4］劉法治.維修電工實(shí)訓(xùn)技術(shù)［M］.清華大學(xué)出版社.

［5］胡斌.電子電路從識(shí)圖到檢修［M］.人民郵電出版社.

［6］馬潮.高檔8位單片機(jī)ATmega128原理與開發(fā)應(yīng)用指南［M］.北京航空航天大學(xué)出版社.

徐淵（1978—），男，博士，講師，主要研究方向?yàn)榧呻娐吩O(shè)計(jì)、數(shù)字系統(tǒng)設(shè)計(jì)。

關(guān)則昂（1988—），男，碩士，主要研究方向?yàn)閿?shù)字系統(tǒng)設(shè)計(jì)。

劉柳（1987—），男，碩士，主要研究方向?yàn)閿?shù)字系統(tǒng)設(shè)計(jì)。

張建國(guó)（1961—），男，資深工程師,主要從事電子通訊行業(yè)工作，主要研究方向?yàn)殡娮油ㄓ?、圖像處理及電子電源系統(tǒng)。

邱紅燕（1968—），女，資深工程師，從事電子產(chǎn)品行業(yè)，主要研究方向：各種電子產(chǎn)品技術(shù)發(fā)展與質(zhì)量檢測(cè)和管控，以及體系認(rèn)證。

深圳市科技創(chuàng)新委員（JCYJ20120613104353889）。