基于FPGA+DSP的雷達(dá)信號(hào)處理模塊設(shè)計(jì)

【摘要】為了進(jìn)一步提高雷達(dá)信號(hào)處理系統(tǒng)的實(shí)用性和穩(wěn)定性，在雷達(dá)原始視頻信號(hào)的處理、傳輸和存儲(chǔ)的基礎(chǔ)之上，F(xiàn)PGA與DSP通過(guò)最新的處理技術(shù)兩者相結(jié)合，通過(guò)系統(tǒng)軟件設(shè)計(jì)，降低設(shè)備成本以及降低功耗，同時(shí)解決傳統(tǒng)雷達(dá)信號(hào)處理系統(tǒng)的問(wèn)題。

【關(guān)鍵詞】FPGA和DSP;雷達(dá)信號(hào)處理系統(tǒng);數(shù)字信號(hào)護(hù)理;圖像壓縮

引言

現(xiàn)在為止傳輸錄取視頻的方法被交通系統(tǒng)廣泛采用。錄取視頻系統(tǒng)優(yōu)點(diǎn)所在就是低的系統(tǒng)傳輸率已經(jīng)降低系統(tǒng)設(shè)計(jì)成本。然而不足之處也很突出，簡(jiǎn)化錄取的視頻回波形狀，顯示目標(biāo)在雜波適應(yīng)門限以上，錄取視頻系統(tǒng)的雷達(dá)信息會(huì)因?yàn)殇浫∑鞯墓恼贫鴣G失。

利用最新、最快發(fā)展的FPGA和DSP芯片，融合得到高速雷達(dá)原始視頻信號(hào)采集、處理系統(tǒng)，此設(shè)計(jì)性價(jià)比較好。

1.雷達(dá)信號(hào)處理機(jī)方案設(shè)計(jì)

1.1 雷達(dá)信號(hào)處理的目的

信號(hào)處理依靠機(jī)載雷達(dá)的占比越來(lái)越大，經(jīng)過(guò)AD數(shù)據(jù)后以真空方式對(duì)數(shù)字脈壓進(jìn)行處理、轉(zhuǎn)換和重排數(shù)據(jù)格式、加權(quán)降低頻譜副瓣電平，根據(jù)濾波匹配或者相參積累（FFT或DFT ）、一維或二維CFAR方式處理依照重復(fù)頻率進(jìn)行、點(diǎn)跡目標(biāo)通過(guò)跟蹤實(shí)測(cè)角等運(yùn)算傳送給數(shù)據(jù)處理機(jī)。[1]空地方式下通過(guò)處理地圖（如RBM和SAR）等相關(guān)圖像成像，傳送給線控處理機(jī)的是轉(zhuǎn)換的坐標(biāo)顯示數(shù)據(jù)。

完成上述任務(wù)，充分滿足系統(tǒng)實(shí)時(shí)性要求的信號(hào)處理模塊為性能較高的DSP芯片與基于百萬(wàn)門級(jí)可編程邏輯處理器件FPGA，通用化的信號(hào)處理模塊是設(shè)計(jì)的基本指導(dǎo)思想，減少開(kāi)發(fā)經(jīng)費(fèi)以及縮短研制機(jī)載雷達(dá)系統(tǒng)的周期，根據(jù)小同要求，為了方便用戶使用可通過(guò)軟件自行修改參數(shù)。

1.2 系統(tǒng)模塊化設(shè)計(jì)方案

系統(tǒng)功能模塊如圖1所示，主要包括信號(hào)處理所必須的脈沖壓縮模塊、為MTD模塊作準(zhǔn)備的數(shù)據(jù)重排模塊、FIR濾波器組模塊、求模模塊、恒虛警處理模塊和顯示數(shù)據(jù)存儲(chǔ)模、雷達(dá)同步信號(hào)和內(nèi)部處理同步產(chǎn)生模塊、自檢數(shù)據(jù)產(chǎn)生模塊以及小同測(cè)試點(diǎn)測(cè)試數(shù)據(jù)采樣存儲(chǔ)模塊。

這些模塊令系統(tǒng)功能更加豐富，方便研究者測(cè)試和觀察信號(hào)處理各個(gè)功能模塊的工作情況。

圖1 設(shè)計(jì)結(jié)構(gòu)框圖

主要功能模塊的具體功能描述如下：

（1）作為信號(hào)處理的第一步的正交采樣，要為手續(xù)處理提供高質(zhì)量數(shù)據(jù)，首先依靠A/D轉(zhuǎn)換器對(duì)中頻接收機(jī)輸出的信號(hào)進(jìn)行采樣，再正交解調(diào)，以獲得中頻信號(hào)的基帶信號(hào)（也稱為中頻信號(hào)的復(fù)包絡(luò)）的I，Q兩路正交信號(hào)，[2]首要考慮的問(wèn)題是采樣的速率和精度，應(yīng)當(dāng)限制采樣系統(tǒng)引起的失真在后續(xù)信號(hào)處理任務(wù)所要求的誤差范圍內(nèi)。

（2）當(dāng)發(fā)射峰值功率受到限制時(shí)，脈沖壓縮模塊使用匹配濾波器保持能量不變，將接受到的寬賣信號(hào)變成窄脈沖，得到高距離分辨率和遠(yuǎn)探測(cè)距離，很好的解決了雷達(dá)作用距離與距離分辨力的矛盾。

（3）為了提高雷達(dá)的抗干擾能力，改善雜波背景下檢測(cè)運(yùn)動(dòng)目標(biāo)的能力，MTD模塊依靠各種濾波器，濾出雜波從而取出運(yùn)動(dòng)目標(biāo)的回波。

（4）確保輸出端虛警概率保持恒定，恒虛警模塊可自適應(yīng)調(diào)整地門限代替固定門限根據(jù)觀測(cè)目標(biāo)的背景雜波大小，雜波功率或其他參數(shù)有變化的情況下，預(yù)防在雜波干擾增大時(shí)虛警概率過(guò)高。

2.系統(tǒng)軟件設(shè)計(jì)

FPGA內(nèi)部功能模塊設(shè)計(jì)和DSP控制程序設(shè)計(jì)是雷達(dá)信號(hào)處理機(jī)軟件設(shè)計(jì)的兩個(gè)方面。

2.1 FPGA內(nèi)部功能模塊設(shè)計(jì)

系統(tǒng)軟件的核心內(nèi)容是FPGA內(nèi)部功能模塊的設(shè)計(jì)，主要功能設(shè)計(jì)分別為處理雷達(dá)回波數(shù)字信號(hào)、DSP接口、其他對(duì)外接口邏輯。此系統(tǒng)的核心為處理雷達(dá)回波信號(hào)，系統(tǒng)的硬件實(shí)現(xiàn)包括數(shù)字正交解調(diào)、脈沖壓縮處理、MTD、恒虛警處理等。此外，F(xiàn)PGA還要將連接與計(jì)算機(jī)、DSP和數(shù)據(jù)模擬轉(zhuǎn)換器之間的通訊作用完成。在與經(jīng)常用的計(jì)算機(jī)進(jìn)行接口連接時(shí)使用了RS-232串行接口，將FPGA以及DSP之間的數(shù)據(jù)轉(zhuǎn)換以及儲(chǔ)存利用DSP經(jīng)過(guò)EMIF得以實(shí)現(xiàn)連接。所以在進(jìn)行設(shè)計(jì)FPGA時(shí)主要對(duì)以下四部分進(jìn)行邏輯設(shè)計(jì)：

第一DSP的接口連接的邏輯設(shè)計(jì);

第二RS232接口連接的邏輯設(shè)計(jì);

第三，輸出數(shù)據(jù)部分的邏輯設(shè)計(jì);

第四，用于計(jì)算信號(hào)處理的方法邏輯設(shè)計(jì)。

2.2 DSP控制程序設(shè)計(jì)

DSP通過(guò)EMIF連接FPGA，實(shí)現(xiàn)數(shù)據(jù)轉(zhuǎn)換，在整個(gè)系統(tǒng)中起到的作用是控制及調(diào)整。接受程序和串口程序是系統(tǒng)DSP軟件設(shè)計(jì)的兩部分，F(xiàn)PGA讀取目標(biāo)是在接受程序完成后處理結(jié)果任務(wù)，存儲(chǔ)接受數(shù)據(jù)的為內(nèi)部RAM。信號(hào)進(jìn)入下位數(shù)據(jù)處理系統(tǒng)發(fā)送任務(wù)前提是串口程序完成處理。

3.雷達(dá)回波圖像的壓縮

雷達(dá)回?fù)苄盘?hào)經(jīng)過(guò)DSP處理后依靠PCI總線送入主機(jī)，要對(duì)此進(jìn)行壓縮，其目的是利于進(jìn)一步的傳輸和存儲(chǔ)。

在一維和二維上均可進(jìn)行信號(hào)壓縮。以時(shí)間t為坐標(biāo)的信號(hào)，同一個(gè)雷達(dá)脈沖周期內(nèi)，前面的雜波抑制處理就是基于一維。則二維就是把N個(gè)相鄰重復(fù)周期脈沖回波組成MxN的回波圖像，其中M為一個(gè)雷達(dá)周期內(nèi)視頻回波信號(hào)采樣樣點(diǎn)數(shù)。[3]雷達(dá)回波與圖像信號(hào)的起伏特性非常相似，為了防止引起重構(gòu)信號(hào)的失真，因此依靠雷達(dá)回波圖像分雜波。

根據(jù)上述的原理，出發(fā)點(diǎn)基于小基波的選取、采納的算法、小波尺度以及處理邊界方法和處理闌值方法等多個(gè)角度，再參照雷達(dá)信號(hào)抑制雜波算法進(jìn)行選取，經(jīng)過(guò)證實(shí)非降樣算法的4尺度H as：小波較為滿足條件，計(jì)算過(guò)程中處理方法為硬闌值和周期拓展的邊界處理方式。原始雷達(dá)信號(hào)和加入瑞利噪聲的仿真信號(hào)處理前后的效果可從圖2看出，信雜比有了很大改善，只因信號(hào)經(jīng)過(guò)了雜波抑制處理。

圖2 仿真信號(hào)雜波抑制前后效果比較

4.結(jié)束語(yǔ)

綜上所述，本文通過(guò)將FPGA和DSP完美的結(jié)合，利用FOGA實(shí)現(xiàn)雜波抑制處理，依靠DSP進(jìn)行數(shù)據(jù)的壓縮，降低系統(tǒng)中數(shù)據(jù)傳輸和存儲(chǔ)的成本，系統(tǒng)的實(shí)時(shí)性得到了大大的提高，從而有利于系統(tǒng)集成性的提高。

參考文獻(xiàn)

[1]許爽，索繼東，趙慶凱.基于FPGA和DSP的雷達(dá)信號(hào)處理系統(tǒng)[A].中國(guó)航海學(xué)會(huì)通信導(dǎo)航專業(yè)委員會(huì).中國(guó)航海學(xué)會(huì)通信導(dǎo)航專業(yè)委員會(huì)2003學(xué)術(shù)年會(huì)論文集[C].中國(guó)航海學(xué)會(huì)通信導(dǎo)航專業(yè)委員會(huì)，2003：5.

[2]閆大偉，吳軍，向建軍.基于FPGA+DSP的雷達(dá)信號(hào)處理模塊的設(shè)計(jì)[J].電子技術(shù)應(yīng)用，2010，09：61-63+67.

[3]張靜，索繼東.基于FPGA和DSP的雷達(dá)信號(hào)處理系統(tǒng)的設(shè)計(jì)[J].大連海事大學(xué)學(xué)報(bào)，2002，02：69-72.

作者簡(jiǎn)介：李志成（1973—），揚(yáng)州723所工程師。