基于FPC精密電路關(guān)鍵技術(shù)對電路板阻抗影響的研究

【摘要】本論文主要研究撓性電路板（FPC）特征阻抗的控制，從軟件的分析，電路板的設(shè)計，制造過程關(guān)鍵工藝的控制來研究阻抗板的特征阻抗，通過時域反射儀（TDR）的測試，得出，電路板線寬的精密控制是阻抗精度控制的關(guān)鍵因素之一，同時通過實(shí)驗也可以看出屏蔽膜的覆蓋為信號的完整性提供有利的保障。

【關(guān)鍵詞】撓性電路板;特征阻抗;屏蔽膜

一、前言

IT行業(yè)發(fā)展日新月異，電子產(chǎn)品快速輕薄短小化，印制電路板也面臨著高精度、高密度、細(xì)線化的挑戰(zhàn)。剛性線路板（PCB）的生產(chǎn)技術(shù)已經(jīng)非常的成熟，但撓性板（FPC）仍處于起步階段，除了在PCB技術(shù)比較先進(jìn)的美國、日本、韓國等國已經(jīng)進(jìn)行投產(chǎn)外，很多國家對該技術(shù)還比較陌生，我國的FPC技術(shù)還處于照抄照搬階段，自主研發(fā)的能力不強(qiáng)。FPC被廣泛的應(yīng)用于IC封裝，計算機(jī)及其周邊設(shè)備，消費(fèi)類電子產(chǎn)品、航空航天、軍事等各個領(lǐng)域。

隨著FPC的技術(shù)發(fā)展，特別是在3G通訊及計算機(jī)技術(shù)的持續(xù)推動下，電路訊號傳輸向高頻（射頻）類、高速（邏輯）類發(fā)展的需求量猛增，整個系統(tǒng)的信號傳輸完整、可靠、精確、無干擾、低噪音的保證性要求提高，這就要求電路性能必須能夠使信號在傳輸過程中不發(fā)生反射現(xiàn)象、信號保持完整、降低傳輸損耗、阻抗良好匹配。且當(dāng)訊號線長度越長，訊號線傳輸?shù)男盘栴l率越高，驅(qū)動端、訊號線與接收端的阻抗匹配需求和信號完整性（SI）要求就越強(qiáng)烈，而特性阻抗是解決信號完整性問題的核心所在。

特性阻抗的直接影響因素有：板材的介電常數(shù)（Er）、訊號線線寬（W）、訊號線間距（S）、訊號線線厚（T）、介質(zhì)厚度（H）、阻焊層厚度（H1）等，各種影響因素的貢獻(xiàn)度并不是一成不變的，過程控制建議針對不同的特性阻抗板抓住重點(diǎn)控制因子。所以，通過控制電路板的制造工藝來控制線路的W、T、H及使用不同的PCB基材，就能有效控制電路板的特性阻抗，為信號的完整性提供有利的保障。

圖1 阻抗設(shè)計軟件仿真設(shè)計線寬

圖2 阻抗設(shè)計頻率特性曲線

二、高精度特性阻抗板的工程設(shè)計

特性阻抗理論設(shè)計主要有三種途徑：通過理論公式計算、通過模擬仿真評估、通過專業(yè)軟件分析;第一種方式控制精度不高;第二種方法速度慢，但在特殊情形下很有效;第三種方法運(yùn)作速度快且分析精度高。

但眾所周知，其實(shí)在任何多層PCB疊層結(jié)構(gòu)中，訊號線周圍的電介質(zhì)在一定程度上來講均是各向異性的，通常玻纖的相對介電常數(shù)（Er）在6.0左右、樹脂的Er在3.1左右，各類core及PP的Er在4.2左右，本次研究要求特征阻抗值為50W±10%，本次設(shè)計選用行業(yè)中制造阻抗板12/25/12軟板制作，再通過Polar-Si9000來模擬得出所需要的線寬，如圖1，線寬設(shè)計為52mm。同時由軟件仿真圖2所示，本次設(shè)計的特征阻抗當(dāng)頻率超過1GB時隨著頻率的增加而衰減明顯。

三、基板精細(xì)線路制作關(guān)鍵工藝研究

圖形轉(zhuǎn)移工藝是將所需要的電路圖形制成掩膜（或照相底版），然后通過曝光將掩膜上的電路圖形轉(zhuǎn)移到涂覆有感光抗蝕層的覆銅板上，最后通過顯影工藝制成所需要的電路圖形。圖形轉(zhuǎn)移工藝的具體工藝流程如下：

光致抗蝕劑的選擇→涂覆抗蝕層→曝光→顯影

本次實(shí)驗技術(shù)資料采用市場上的聯(lián)茂電路板樣品，最小線路寬度達(dá)到45μm，單件CAD圖形如圖3所示，中間單獨(dú)線為阻抗線。

圖3 本次實(shí)驗線路板樣圖

圖4 蝕刻過程中出現(xiàn)的三種線路形貌

影響精細(xì)線路線寬制作的主要工藝參數(shù)有：曝光級數(shù)、顯影速度、蝕刻速度及蝕刻噴淋壓力等，因此選擇這四個參數(shù)作為正交試驗的四個因素，每個因素選取三個水平。根據(jù)干膜分辨率和結(jié)合力性能研究，得到曝光級數(shù)的范圍;根據(jù)生產(chǎn)經(jīng)驗和初步測定，得到其他因素的工藝參數(shù)范圍;最后得出最佳工藝參數(shù)組合如表1所示。蝕刻時線路有三種形貌，最開始會出現(xiàn)蝕刻不足，繼而是正常蝕刻，最后就會造成過度蝕刻，這三種線路形貌如圖4所示。通過最佳工藝參數(shù)得出的6個樣品的線寬如表2所示。

圖5 沒有覆蓋膜時阻抗測試結(jié)果波形圖

圖6 有覆蓋膜時阻抗測試結(jié)果波形圖

四、高精度特性阻抗的測試結(jié)果

目前，測試印制電路板特性阻抗最常用的儀器是TDR（時域反射計）。TDR使用階躍信號發(fā)生儀和示波器，在被測的傳輸線上發(fā)送一個快速的上升沿，在特定的點(diǎn)上用示波器觀察反射電壓波形。TDR允許測量阻抗隨線路的長度而改變，用一個上升時間很快的脈沖來模擬高速邏輯功能方面的測試。利用阻抗不連續(xù)產(chǎn)生的反射的電壓來表示出阻抗的變化，并利用反射電壓來計算出整個線路上面的特性阻抗。當(dāng)傳輸線上存在寄生電容、電感（如過孔、線寬變化、近距離鋪銅等）時，在TDR曲線上可以反映出寄生參數(shù)引起的阻抗不連續(xù)（阻抗值降低、升高），為提高特性阻抗測試精度，必須減少TDR測試誤差源。而TDR儀器的階越脈沖上升時間是影響其分辨率的最關(guān)鍵因素。TDR的上升沿時間越短，其分辨率就越高。

本次研究采用泰克阻抗測試儀Tektronix DSA8200，測試的數(shù)值結(jié)果如表3，從表3可以看出，很好地控制好線寬能得到比較理想的特征阻抗，線寬精確控制，特征抯抗的誤差能控制在±10%范圍內(nèi)，同時由表3可以看出，覆蓋膜的增加，相當(dāng)于并連一個電容，使整個阻抗板的電磁干擾減少，同時可以使特征阻抗值降低，由TDR測試設(shè)備的波形圖可以看出沒有覆蓋膜的板有一些缺陷、干擾因素，導(dǎo)致的阻抗測試曲線不連續(xù)性隨之明顯增大，通過覆蓋膜能補(bǔ)償部分缺陷或干擾影響，使阻抗測試連續(xù)性更好。

表3 特征阻抗的測試結(jié)果

特征阻抗值（W）

線寬（mm） 二、蝕刻（3.2m/s） 三、覆蓋膜（10mpa，150s）

1 0.049 54.1 49.8

0.053

2 0.046 52.8 49.7

0.058

3 0.045 53.4 49.8

0.046

4 0.044 56.2 50.1

0.053

5 0.051 55.1 49.9

0.053

6 0.058 53.1 49.8

0.059

五、結(jié)論

特性阻抗的直接影響因素有：板材的介電常數(shù)（Er）、訊號線線寬（W）、訊號線間距（S）、訊號線線厚（T）、介質(zhì)厚度（H）、阻焊層厚度（H1）等，各種影響因素的貢獻(xiàn)度并不是一成不變的，過程控制建議針對不同的特性阻抗板抓住重點(diǎn)控制因子。在其它條件不變時，精確控制電路板的制造工藝來控制線路的W，就能有效控制電路板的特性阻抗，同時屏蔽膜的覆蓋為信號的完整性提供有利的保障。

參考文獻(xiàn)

[1]何波，崔浩，何為，等.COF（Chip on Film）30μm/30μm 精細(xì)線路的研制.印制電路信息，2008，（3）：29-31。

[2]劉尊奇，張勝濤.COF 精細(xì)線路的制作與相關(guān)技術(shù).印制電路資訊，2009，（3）：85-91.

[3]周蕓，柯敏毅.高速PCB板設(shè)計研究[J].通信電源技術(shù)，2008，2：23-26.

[4]秦庚，鄔寧彪，李小明.印制電路板特性阻抗的測試技術(shù)[J].印制電路信息， 2004，11：55-57.

[5]Peter C.Salmon. Chip on flex with 5-micron features. Conference on Micromachining and microfabrication process technology VIII， 2003，295-306.