基于Pspice的電路容差分析在儲(chǔ)能放電電路中的應(yīng)用

熊莉英 黎 恒

(西南科技大學(xué) 信息工程學(xué)院，四川 綿陽621010)

在電子設(shè)備研制與應(yīng)用中，經(jīng)常會(huì)遇到因元器件參數(shù)漂移導(dǎo)致電路性能變化，電路功能失效等問題，這些問題不僅延長設(shè)計(jì)周期，還增加維護(hù)成本，因此在電路設(shè)計(jì)過程中需引入電路容差分析來提高電路的可靠性。

電路容差分析是由日本質(zhì)量管理專家田口玄一于20 世紀(jì)60 年代提出的，作為“三次設(shè)計(jì)”（系統(tǒng)設(shè)計(jì)、參數(shù)設(shè)計(jì)、容差設(shè)計(jì)）的一種重要分支，它大大提高了電路可靠性，保證了電路的輸出一致性、降低了設(shè)計(jì)生產(chǎn)成本。電路容差分析就是建立電路性能關(guān)于電路元器件參數(shù)容差范圍的數(shù)學(xué)模型， 分析器件參數(shù)容差對(duì)電路性能的影響情況，從而優(yōu)化設(shè)計(jì)。

1 電路容差分析方法

國家軍標(biāo)GJB/89-97《電路容差分析指南》中指出，容差分析是一種預(yù)測(cè)電路性能參數(shù)穩(wěn)定性的方法。 常用的分析方法有兩種，一是以靈敏度為基礎(chǔ)的方法， 如最壞情況分析法，（Worst-Case Analysis），它是一種非概率統(tǒng)計(jì)方法，分析在電路組成元器件參數(shù)最壞情況下的線路性能參數(shù)偏差，它利用已知元器件參數(shù)的變化極限來預(yù)計(jì)電力性能參數(shù)變化是否超過了允許范圍。 在預(yù)計(jì)電路性能參數(shù)變化范圍時(shí)，元器件參數(shù)的變化取上、下極限值，因此它得到的是電路性能指標(biāo)最大偏差，最嚴(yán)格地決定了元件所能容許的誤差，雖然實(shí)際生產(chǎn)中，這種情況出現(xiàn)的概率很小，是一種很保守的情況分析，但它對(duì)衡量產(chǎn)品質(zhì)量非常有用，即通過了最壞情況分析的設(shè)計(jì)，電路可靠性最好，對(duì)航天、反應(yīng)堆等風(fēng)險(xiǎn)較大設(shè)備的電路尤為適用。

第二種方法是以概率統(tǒng)計(jì)為基礎(chǔ)的方法， 如蒙特卡洛分析法，它是當(dāng)電路組成部分的參數(shù)服從某種分布時(shí)。 對(duì)其進(jìn)行大量隨機(jī)抽樣，對(duì)電路進(jìn)行仿真分析，計(jì)算電路性能參數(shù)的統(tǒng)計(jì)特性和偏差范圍的一種統(tǒng)計(jì)分析方法。

不論哪種分析方法都需要建立具體電路的數(shù)學(xué)模型，不但計(jì)算復(fù)雜，工作量巨大，而且電路模型不能通用，因此限制了容差分析技術(shù)在工程實(shí)際中的應(yīng)用。 隨著EDA（Electronic Design Automation）技術(shù)的飛速發(fā)展，出現(xiàn)了許多電子系統(tǒng)仿真軟件，在這些軟件上進(jìn)行電路容差分析，可避免傳統(tǒng)容差分析計(jì)算量大，參數(shù)調(diào)整缺乏靈活性等問題。在眾多EDA 軟件中，OrCAD 公司的Pspice 軟件因其專業(yè)性強(qiáng)、 計(jì)算精度高、仿真結(jié)果合理等特點(diǎn)，使得在其基礎(chǔ)上的電路容差分析具有更好的實(shí)用意義。

2 某裝置儲(chǔ)能放電單元電路指標(biāo)分析

圖1 儲(chǔ)能放電單元電路模型

某裝置中儲(chǔ)能放電單元是其重要環(huán)節(jié)， 要求具備較高的可靠性，其電路模型如圖1 所示，其中C 為儲(chǔ)能電容，L 為放電回路總電感（包括電容器電感、傳輸線電感和負(fù)載電感），R 是放電回路等效電阻。 當(dāng)該單元電路元器件參數(shù)發(fā)生偏差時(shí)，可能導(dǎo)致放電電流周期和幅值發(fā)生改變，從而使得某裝置無法實(shí)現(xiàn)既定功能。 因此需研究各元件參數(shù)的偏差對(duì)電路性能的影響情況，并在保證放電電流周期和幅值的滿足要求的前提下合理選擇元件的偏差范圍降低產(chǎn)品成本。

針對(duì)圖1 電路放電電流周期T 和幅值IM兩大指標(biāo)分析如下，其放電電流的周期T 為：

可知放電電流周期T 只與電路中L 和C 參數(shù)相關(guān)，與R 無關(guān)，且L 和C 參數(shù)越小，放電周期就越小。

又據(jù)電路方程計(jì)算放電電流如下所述。

將式（2）對(duì)時(shí)間t 微分，得:

式（4）中:

式（6）中：

3 電路容差分析的Pspice 實(shí)現(xiàn)

系統(tǒng)對(duì)儲(chǔ)能放電單元的性能參數(shù)要求為： 當(dāng)電容C 儲(chǔ)能電壓穩(wěn)定在2.0kV 時(shí)，放電電流周期要小于3.5μs ，放電電流第一峰值絕對(duì)值應(yīng)大于等于3.0kA。 初始選擇電路元件參數(shù)值及偏差如表1 所示。

表1 電路元件參數(shù)及偏差值

為了保證設(shè)備的可靠性，在Pspice 中選用最壞情況分析。 設(shè)置電容C 的充電電壓U0=2000kV，在設(shè)定偏差為±10%的情況下，對(duì)放電電流幅值及周期分別進(jìn)行瞬態(tài)響應(yīng)仿真， 仿真曲線如圖2 及圖3 所示。其中曲線1 為無偏差時(shí)情況，曲線2 為最壞情況曲線。

圖2 無偏差和偏差為±10%時(shí)電流幅值IM 仿真曲線

圖3 無偏差和偏差為±10%電流周期T 仿真曲線

由仿真曲線可知，結(jié)果滿足要求。

為了得到更好的經(jīng)濟(jì)指標(biāo)，放寬器件的偏差要求，可繼續(xù)將表1中的偏差范圍取值為±11%或更大來進(jìn)行仿真研究。 當(dāng)偏差范圍取值為±11%、±12%時(shí)， 系統(tǒng)仍然滿足指標(biāo)要求， 但當(dāng)偏差范圍取值為±13%時(shí)，電流幅值的仿真曲線為圖4 所示，同樣曲線1 為無偏差時(shí)情況，曲線2 為最壞情況曲線。

圖4 無偏差和偏差為±13%電流幅值IM 仿真曲線

由圖4 可知，在偏差取值為±13%時(shí)，電流幅值幾乎小于3.0kA，電路可靠性不夠，因此，選擇元器件參數(shù)偏差為±12%，是經(jīng)濟(jì)指標(biāo)和可靠性指標(biāo)都較好的偏差范圍。

4 結(jié)論

對(duì)某儲(chǔ)能放電電路應(yīng)用Pspice 進(jìn)行最壞情況分析，顯示該放電單元電路元器件參數(shù)偏差選為±12%的條件下， 放電電流周期和幅值均能滿足電路性能指標(biāo)要求，為實(shí)際生產(chǎn)提供了理論依據(jù)，節(jié)省了設(shè)計(jì)時(shí)間，擴(kuò)大了器件選型范圍，降低了電路成本。

［1］石永山，王飛，劉銘.電路容差分析在設(shè)計(jì)中的應(yīng)用[J].光電技術(shù)應(yīng)用，2010,12.

［2］楊華中.電子電路中的計(jì)算機(jī)輔助分析與設(shè)計(jì)方法[M].清華大學(xué)出版社，2008.

［3］李慧貞.基于EDA 技術(shù)的電路容差分析在電路設(shè)計(jì)中的應(yīng)用[J].陜西科技大學(xué)學(xué)報(bào)，2010,7.

［4］牛曉春，郭利強(qiáng)，于天朋，何榧.容差分析技術(shù)在炮射導(dǎo)彈電路中的工程應(yīng)用[J].國防技術(shù)基礎(chǔ)，2009,11.