基于FPGA的多通道數(shù)據(jù)采集系統(tǒng)的設(shè)計

陳江峰 趙國良 姚善化

（安徽理工大學(xué) 電氣與信息工程學(xué)院，安徽 淮南232001）

0 引言

在煤礦開采的過程中，采礦人員的作業(yè)環(huán)境一直處于較為復(fù)雜且危險的狀態(tài)，因此，對于采礦人員的人身安全保護就成了首要考慮的問題， 以至于對礦井中的環(huán)境狀態(tài)進行實時監(jiān)測就顯得非常必要，在傳統(tǒng)的設(shè)計方案中由于數(shù)據(jù)采集系統(tǒng)I/O 口的局限性，需要許多相對獨立的采集系統(tǒng)來對井下的各個變量進行數(shù)據(jù)采集，這樣做不但使得系統(tǒng)過于分散，也不利于數(shù)據(jù)的集中處理，本設(shè)計使用FPGA 芯片來進行數(shù)據(jù)采集，不但提升了數(shù)據(jù)傳輸速度，而且FPGA 的I/O 口極其豐富，并且FPGA 芯片具有高速的實時數(shù)據(jù)處理能力，完全能夠滿足井下數(shù)據(jù)采集的要求，正是基于FPGA 以上的優(yōu)點，本設(shè)計提出了一種8 通道的數(shù)據(jù)采集方案。

1 系統(tǒng)總體結(jié)構(gòu)設(shè)計

由于煤礦作業(yè)環(huán)境的特殊性，礦井時刻存在著礦井塌陷；瓦斯爆炸、巷道滲水等危險，因此，設(shè)計中獲取的目標信號主要為礦井中的瓦斯?jié)舛?、巷道?nèi)的溫度、濕度、流速四種物理量，采集到的數(shù)據(jù)經(jīng)過AD轉(zhuǎn)換器處理之后有控制器經(jīng)過USB2.0 連接到上位機進行顯示， 監(jiān)控人員可以根據(jù)當(dāng)前采集到的原始數(shù)據(jù)進行分析并對井下的安全情況作出相應(yīng)的判斷，從而不但使得井下作業(yè)人員的人身安全得到保障。

該系統(tǒng)電路包含了傳感器、模擬調(diào)理電路、多路模擬開關(guān)、AD 轉(zhuǎn)換器、FPGA 、USB 接口電路6 個部分組成。 相應(yīng)的要完成設(shè)計的模塊主要有信號采集電路、信號調(diào)理電路、AD 轉(zhuǎn)換電路、數(shù)據(jù)傳輸電路。各個物理量的傳感器測得的模擬信號經(jīng)過模擬調(diào)理電路處理后送至模擬開關(guān)電路，F(xiàn)PGA 的控制信號選通其中的一路信號進入AD 轉(zhuǎn)換器進行模數(shù)轉(zhuǎn)換， 然后FPGA 控制時序?qū)?shù)據(jù)經(jīng)由USB 接口傳送至上位機進行顯示。 雖然在任意時刻FPGA 只能控制一路信號進行傳輸，但由于FPGA 具有工作頻率極高、組成形式靈活，較好的硬件邏輯控制能力等優(yōu)點，因此完全可以實現(xiàn)數(shù)據(jù)的高效實時采集與顯示。

圖1 數(shù)據(jù)采集系統(tǒng)結(jié)構(gòu)圖

2 系統(tǒng)關(guān)鍵硬件模塊電路設(shè)計

2.1 模擬信號調(diào)理電路

由于經(jīng)傳感器轉(zhuǎn)變的模擬電量信號比較微弱，所以引入模擬信號調(diào)理電路的目的主要是用來對這些模擬電信號進行隔離、變換、放大、濾波等各種處理， 以滿足模數(shù)轉(zhuǎn)換對輸入電平和信號質(zhì)量的要求，信號調(diào)理電路如圖2 所示。

2.2 模擬開關(guān)電路

經(jīng)調(diào)理電路輸出的信號到達多路模擬開關(guān)，再經(jīng)由FPGA 提供控制信號選通其中的一路信號， 本設(shè)計中多路模擬開關(guān)選用的是由Analo g Dev ices 公司生產(chǎn)的AD7503。 AD7503 有一個使能端口EN和3 個地址選通端口 該芯片由FPGA 的4 個IO 口控制。

2.3 AD 轉(zhuǎn)換電路

信號經(jīng)模擬開關(guān)選擇后進行AD 轉(zhuǎn)換，為了實現(xiàn)寬范圍的模擬量高精度的實時采集， 克服目標信號較多的問題， 本系統(tǒng)選用由美國Burr - Brow n 公司設(shè)計生產(chǎn)的ADS774 作為AD 轉(zhuǎn)換芯片。芯片最大轉(zhuǎn)換時間不超過8.5μs , 最大功耗小于120 MW, ADS774 能與大多數(shù)微處理器系統(tǒng)或數(shù)字系統(tǒng)相連接, 可由微處理器控制其工作, 該也可經(jīng)R/C 輸入運行在完全獨立的工作模式下，ADS774 支持雙極性輸入,且信號輸入可選的電壓范圍有4 種, 分別為0～10V、0～20V、 -5～5V、-10～10V, 輸出數(shù)字量為12 位或8 位。

圖2 信號調(diào)理電路

圖3 AD 轉(zhuǎn)換電路

2.4 USB 接口電路設(shè)計

為了實現(xiàn)FPGA 處理后數(shù)據(jù)的上報，采用了USB 接口實現(xiàn)FPGA與上位機之間的數(shù)據(jù)通信。本設(shè)計采用了Cypress 公司的USB2.0 的集成微控制器CY7C68013。 該芯片具有控制傳輸、中斷傳輸、塊傳輸和同步傳輸4 種傳輸方式。

3 系統(tǒng)軟件設(shè)計

本設(shè)計是在Quartus 編譯環(huán)境中完成FPGA 的設(shè)計, 采用Verilog HDL 硬件語言進行描述， FPGA 選用Cyclone EP1C6Q240C8 作為數(shù)據(jù)處理器。

工作流程：

（1）當(dāng)系統(tǒng)開始通電以后，首先是對FPGA 的初始化處理。

（2）FPGA 控制信號選擇摸一個通道，當(dāng)進行數(shù)據(jù)采集時，模擬開關(guān)的使能端被設(shè)置為0，若達到循環(huán)的通道選擇可以用FPGA 的分頻信號來實現(xiàn)。

（3）進行模數(shù)轉(zhuǎn)換并且使R/C 端口信號為低電平有效，在有效狀態(tài)下讀取數(shù)據(jù)并存儲數(shù)據(jù)。

（4）為了減少信號中的震蕩干擾和周期性脈動的影響，設(shè)計采用滑動算數(shù)平均值濾波方式對鎖存器內(nèi)的信號量進行濾波處理，待處理完以后存放在寄存器中，便于上位機的讀取。

圖4 程序流程圖

4 結(jié)束語

基于FPGA 的多通道數(shù)據(jù)采集系統(tǒng)可實現(xiàn)8 通道的數(shù)據(jù)采集，該系統(tǒng)利用FPGA 作為控制核心，具有硬件結(jié)構(gòu)簡單、數(shù)據(jù)采集和處理速度快，采集精度高等優(yōu)點，在惡劣的煤礦生產(chǎn)條件下，有很好的可靠性和應(yīng)用價值。

［1］馬明建.數(shù)據(jù)采集與處理技術(shù)[M].西安：西安交通大學(xué)出版社，2005.

［2］周潤景，蘇良碧.基于Quartus 的數(shù)字系統(tǒng)Veri log HDL 設(shè)計實例詳解[M].北京：電子工業(yè)出版社，2010.

［3］湯少維.基于FPGA 控制的高速數(shù)據(jù)采集系統(tǒng)設(shè)計與實現(xiàn)[J].現(xiàn)代電子技術(shù)，2009.

［4］劉凌.數(shù)字信號處理的FPGA 實現(xiàn)[M].北京:清華大學(xué)出版社,2006.