基于CPLD的面陣CCD驅(qū)動(dòng)電路設(shè)計(jì)

孫茂多,董全林,趙偉霞,黨玉杰,楊婭姣

摘 ?要： 在透射電子顯微鏡相機(jī)的研制中，針對(duì)SONY行間轉(zhuǎn)移面陣CCD ICX285AL圖像傳感器，設(shè)計(jì)了一款基于CPLD的面陣CCD驅(qū)動(dòng)電路。以Altera公司的CPLD芯片EPM570T100作為時(shí)序發(fā)生器產(chǎn)生CCD驅(qū)動(dòng)信號(hào)和相關(guān)雙采樣控制信號(hào)，并搭建了驅(qū)動(dòng)器電路和直流偏壓電路。在Quartus Ⅱ 13.1開(kāi)發(fā)環(huán)境下利用Verilog HDL語(yǔ)言編程，并利用ModelSim SE 10.1進(jìn)行仿真測(cè)試。實(shí)驗(yàn)結(jié)果表明，以CPLD為核心的驅(qū)動(dòng)電路能夠產(chǎn)生符合CCD要求的驅(qū)動(dòng)脈沖和偏置電壓，可穩(wěn)定地輸出CCD視頻信號(hào)。

關(guān)鍵詞： 透射電子顯微鏡； 照相機(jī)； CCD； 驅(qū)動(dòng)電路； CPLD

中圖分類號(hào)： TN16?34； TP212 ? ? ? ? ? ? ?文獻(xiàn)標(biāo)識(shí)碼： A ? ? ? ? ? ? ? ? ? ? ? ?文章編號(hào)： 1004?373X（2014）23?0142?04

Design of array CCD driving circuit based on CPLD

SUN Mao?duo， DONG Quan?lin， ZHAO Wei?xia， DANG Yu?jie， YANG Ya?jiao

（School of Instrumentation Science and Optoelectronics Engineering， Beihang University， Beijing 100191， China）

Abstract： In design of a TEM camera with CCD ICX285AL as the image sensor， an array CCD driving circuit based on CPLD was designed. Altera′s EPM570T100 is used as a time?sequence generator to generate CCD driving signal and CDS?control signal. A driver circuit and DC bias circuit were designed to provide voltage transformation， and to generate DC source and bias voltage. Verilog HDL is adopted to compile program under Quartus II 13.1 to implement logic circuits in CPLD. Simulations were conducted in the ModelSim 10.1. Experiment results indicate that the designed driving circuit can generate the driving pulse and bias voltage which meet the demands of CCD， and can steadily output CCD video signal.

Keywords： TEM； camera； CCD； driving circuit； CPLD

0 ?引 ?言

電荷耦合器件（CCD）是一種可應(yīng)用于圖像傳感、信號(hào)處理、數(shù)字存儲(chǔ)的半導(dǎo)體光電傳感器，與傳統(tǒng)攝像器件相比，不僅具有靈敏度高、速度快、動(dòng)態(tài)范圍寬、量子轉(zhuǎn)換效率高、輸出噪聲低、控制方便、實(shí)時(shí)傳輸?shù)葍?yōu)點(diǎn)，而且還具有很高的空間分辨率[1]，因此廣泛應(yīng)用于電子顯微鏡微光成像、遙感成像、衛(wèi)星監(jiān)測(cè)等領(lǐng)域[2]。

在透射電子顯微鏡（TEM）中，成像依賴于電子轟擊閃爍體發(fā)光，亮度較低，且光譜集中在500～600 nm之間[3]。針對(duì)TEM的成像特點(diǎn)，選擇ICX285AL作為圖像傳感器，設(shè)計(jì)了一款基于CPLD的面陣CCD驅(qū)動(dòng)電路，以提供滿足ICX285AL工作要求的直流偏置電壓和驅(qū)動(dòng)脈沖，在有限狀態(tài)機(jī)的控制下，以12.5 MHz的頻率不間斷輸出圖像信號(hào)，且曝光時(shí)間可調(diào)，滿足了實(shí)用要求，為TEM CCD相機(jī)的后續(xù)設(shè)計(jì)和改進(jìn)奠定了基礎(chǔ)。

1 ?目標(biāo)CCD特性

ICX285AL是SONY公司的一款行間轉(zhuǎn)移科學(xué)級(jí)單色面陣CCD圖像傳感器，像元尺寸為6.45 μm×6.45 μm，總像元數(shù)為1 434（H）×1 050（V），由于采用EXview HAD CCD技術(shù)，在500～600 nm之間的量子效率達(dá)到60%以上[4]，非常適合拍攝透射電子顯微鏡閃爍體的熒光圖像，因此選擇ICX285AL作為TEM CCD相機(jī)的圖像傳感器。

ICX285AL內(nèi)部結(jié)構(gòu)如圖1所示，包含感光單元、垂直移位寄存器、水平移位寄存器三個(gè)部分。在積分時(shí)間結(jié)束后，感光單元電荷轉(zhuǎn)移到相鄰的垂直移位寄存器中，在垂直轉(zhuǎn)移脈沖VФ1，VФ2A，VФ2B，VФ3，VФ4共同作用下一行一行地轉(zhuǎn)移到水平移位寄存器，在水平轉(zhuǎn)移脈沖HФ1，HФ2和復(fù)位時(shí)鐘RG的共同作用下經(jīng)放大器讀出。

2 ?CCD驅(qū)動(dòng)電路設(shè)計(jì)

CCD驅(qū)動(dòng)電路為ICX285AL提供了驅(qū)動(dòng)脈沖和直流偏置電壓，其組成框圖如圖2所示，主要包括控制電路、偏壓電路、驅(qū)動(dòng)器電路等（CCD的輸出信號(hào)通過(guò)相關(guān)雙采樣電路采集，這里只涉及采樣控制信號(hào)的產(chǎn)生方法）。下面分別介紹這幾個(gè)部分。

<；E：＼2014年23期＼2014年23期＼Image＼44t1.tif>；endprint

圖1 ICX285AL內(nèi)部結(jié)構(gòu)示意圖

<；E：＼2014年23期＼2014年23期＼Image＼44t2.tif>；

圖2 驅(qū)動(dòng)電路系統(tǒng)示意圖

2.1 ?偏壓電路

偏置電壓電路向CCD以及驅(qū)動(dòng)器電路提供直流偏置電壓，并為器件提供3.3 V電源。

ICX285AL所需垂直轉(zhuǎn)移信號(hào)的電壓為-7 V，0 V，15 V三個(gè)級(jí)次，水平移位信號(hào)和復(fù)位信號(hào)電壓為5 V，基底信號(hào)電壓為22 V，CPLD電源電壓為3.3 V，驅(qū)動(dòng)器芯片電源電壓為5 V。

設(shè)計(jì)外接5 V直流穩(wěn)壓電源，選用LT1129產(chǎn)生3.3 V電壓，選用LT1935產(chǎn)生15 V偏壓，選用LT1964產(chǎn)生-7 V偏壓。圖3中由下至上分別是LT1935和LT1964偏壓產(chǎn)生電路設(shè)計(jì)。

2.1.1 ?LT1935偏壓電路設(shè)計(jì)

LT1935是開(kāi)關(guān)頻率1.2 MHz的升壓型開(kāi)關(guān)穩(wěn)壓電源[5]。輸出電壓值由[R7]和[R11]設(shè)定：

[VOUT=1.265?1+R7R11] ? ?（1）

式中：1.265 V是反饋引腳FB的參考電壓；取[R7，][R11]分別為110 kΩ，10.13 kΩ（10 kΩ與130 Ω串聯(lián)），預(yù)計(jì)輸出的電壓15 V。

2.1.2 ?LT1964偏壓電路設(shè)計(jì)

LT1964是低噪聲負(fù)壓線性穩(wěn)壓電源[6]。它的-15 V直流輸入是通過(guò)反向電荷泵由LT1935的開(kāi)關(guān)引腳（SW）得到的。輸出電壓由[R6]和[R10]設(shè)定：

[VOUT=-1.22?（1+R10R6）-IADJ?R2] （2）

式中：[VADJ]=-1.22 V，為調(diào)整端口ADJ的參考電壓；[IADJ]=-39 nA（25 ℃時(shí)），為ADJ端口的偏置電流。設(shè)計(jì)取[R10，][R6]分別為48.7 kΩ，10.27 kΩ（10 kΩ與270 Ω串聯(lián)），預(yù)計(jì)輸出的電壓為-7 V。

<；E：＼2014年23期＼2014年23期＼Image＼44t3.tif>；

圖3 偏置電壓產(chǎn)生電路

2.1.3 ?電源濾波

在電源輸出端采用并聯(lián)電容、串聯(lián)磁珠的方式濾除高頻噪聲。設(shè)計(jì)采用低等效串聯(lián)阻抗X5R型陶瓷電容并聯(lián)在電源輸出端與地之間，采用大容值并聯(lián)小容值、大封裝并聯(lián)小封裝的方式，展寬了輸出端與地之間的低阻抗帶寬，更好地濾除高頻噪聲，同時(shí)提升了電源輸出瞬態(tài)響應(yīng)性能[7]。

2.2 ?驅(qū)動(dòng)器電路

常用的可編程邏輯器件的輸出電平多為1.8 V，2.5 V，3.3 V和5 V幾種規(guī)格，不符合CCD驅(qū)動(dòng)脈沖的要求，除了3.3 V電平的復(fù)位信號(hào)RG信號(hào)可直接驅(qū)動(dòng)CCD，其余8路時(shí)序信號(hào)必須經(jīng)過(guò)電平變換以提高驅(qū)動(dòng)能力。驅(qū)動(dòng)器電路采用一片CXD3400N和一片74ACT04芯片進(jìn)行電平轉(zhuǎn)換，電平轉(zhuǎn)換示意圖如圖4所示（圖中括號(hào)內(nèi)的值為電壓范圍）。

<；E：＼2014年23期＼2014年23期＼Image＼44t4.tif>；

圖4 電平轉(zhuǎn)換示意圖

CXD3400N是6通道CCD垂直驅(qū)動(dòng)器，支持2.7～5.5 V的邏輯輸入，可提供4路三級(jí)電平垂直驅(qū)動(dòng)、2路二級(jí)電平垂直驅(qū)動(dòng)、1路二級(jí)電平基底時(shí)鐘驅(qū)動(dòng)[8]，其輸出脈沖的高級(jí)和低級(jí)電平分別等于外接的正、負(fù)偏置電壓，中間級(jí)電平等于地平面[8]。一片CXD3400N即可提供全部垂直驅(qū)動(dòng)信號(hào)以及基底時(shí)鐘。應(yīng)當(dāng)注意的是，兩路三級(jí)電平脈沖信號(hào)[Vφ2A，][Vφ2B]是由XSG1，XSG2和XV2轉(zhuǎn)換來(lái)的。

74ACT04是一款高速6通道反相器，可以將3.3 V信號(hào)轉(zhuǎn)換成5 V信號(hào)[9]，采用一片以提供水平驅(qū)動(dòng)信號(hào)。

2.3 ?控制電路

2.3.1 ?電路實(shí)現(xiàn)

CPLD具有ASIC的大規(guī)模、高集成度、高可靠性的優(yōu)勢(shì)，同時(shí)設(shè)計(jì)周期短且靈活性好，可通過(guò)JTAG實(shí)現(xiàn)在線編程[10]，是設(shè)計(jì)高速數(shù)字硬件的理想選擇。設(shè)計(jì)采用Altera公司MAX Ⅱ系列的EPM570T100作為時(shí)序產(chǎn)生器。

設(shè)計(jì)采用Verilog HDL語(yǔ)言實(shí)現(xiàn)時(shí)序邏輯電路。Verilog HDL作為一種硬件描述語(yǔ)言，其編程結(jié)構(gòu)類似于計(jì)算機(jī)中的C語(yǔ)言，在描述復(fù)雜邏輯設(shè)計(jì)時(shí)非常簡(jiǎn)潔，具有很強(qiáng)的邏輯描述和仿真能力，是當(dāng)前系統(tǒng)硬件設(shè)計(jì)語(yǔ)言的主流[11]。在Quartus Ⅱ開(kāi)發(fā)環(huán)境下，采用自頂向下的方式實(shí)現(xiàn)復(fù)雜邏輯的設(shè)計(jì)，并采用有限狀態(tài)機(jī)控制時(shí)序的產(chǎn)生過(guò)程。在其頂層模塊實(shí)例化各功能模塊，然后采用Verilog HDL語(yǔ)言對(duì)各功能模塊詳細(xì)描述[12]。

2.3.2 ?有限狀態(tài)機(jī)

根據(jù)ICX285AL的工作過(guò)程，借助Quartus Ⅱ中集成的狀態(tài)機(jī)生成向?qū)В⊿tate Machine Wizard）設(shè)計(jì)三段式狀態(tài)機(jī)，將“次態(tài)邏輯”、“狀態(tài)寄存器”和“輸出邏輯”分別放在不同的always進(jìn)程中描述，以消除出現(xiàn)競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象的可能，去除信號(hào)毛刺[13]，狀態(tài)機(jī)轉(zhuǎn)換圖如圖5所示。

<；E：＼2014年23期＼2014年23期＼Image＼44t5.tif>；

圖5 狀態(tài)轉(zhuǎn)換示意圖

為充分利用CCD的動(dòng)態(tài)范圍[14]，對(duì)應(yīng)不同的光照條件，狀態(tài)機(jī)包含了長(zhǎng)積分和短積分兩種狀態(tài)轉(zhuǎn)移模式。

2.3.3 ?時(shí)序產(chǎn)生

設(shè)計(jì)使ICX285AL工作在逐行掃描模式，需要9路驅(qū)動(dòng)脈沖，垂直轉(zhuǎn)移脈沖VФ1，VФ2A，VФ2B，VФ3，VФ4，水平轉(zhuǎn)移脈沖HФ1，HФ2，復(fù)位時(shí)鐘RG以及控制曝光的基底時(shí)鐘ФSUB。endprint

CCD一幀圖像的工作周期包括感光階段和轉(zhuǎn)移階段，轉(zhuǎn)移階段又分為幀轉(zhuǎn)移、垂直轉(zhuǎn)移、水平轉(zhuǎn)移。在感光階段，給基底提供低電平，CCD感光單元開(kāi)始收集光電荷，存儲(chǔ)電荷的多少取決于光照強(qiáng)度和曝光時(shí)間。幀轉(zhuǎn)移階段，垂直轉(zhuǎn)移脈沖VФ1，VФ2A，VФ2B，VФ3，VФ4輸出一組三級(jí)電平信號(hào)，此時(shí)感光結(jié)束，成像單元中的電荷以電荷包的形式轉(zhuǎn)移到相鄰的垂直移位寄存器中。在垂直轉(zhuǎn)移階段，包含1 050個(gè)循環(huán)，每一次循環(huán)VФ1，VФ2A，VФ2B，VФ3，VФ4都會(huì)輸出一組二級(jí)電平信號(hào)，使電荷沿垂直移位寄存器移動(dòng)一行，最后一行進(jìn)入水平移位寄存器，然后在HФ1，HФ2和RG的作用下完成1 434個(gè)循環(huán)，每次循環(huán)讀出一個(gè)像素信息。RG用于將浮置擴(kuò)散節(jié)點(diǎn)的電荷清除掉，以便能夠準(zhǔn)確測(cè)量下一個(gè)電荷包。

通過(guò)計(jì)數(shù)器可以方便地規(guī)定時(shí)序信號(hào)的占空比和相位關(guān)系。設(shè)基礎(chǔ)時(shí)鐘周期[t，]設(shè)計(jì)CCD的像素讀出周期為[T=8t。]編寫邏輯cnt_clk和cnt_pixel對(duì)[t]和[T]分別計(jì)數(shù)，利用cnt_clk的值規(guī)定水平轉(zhuǎn)移、復(fù)位和采樣控制時(shí)序信號(hào)，利用cnt_pixel的值規(guī)定垂直轉(zhuǎn)移、基底時(shí)序信號(hào)，兩個(gè)計(jì)數(shù)器在狀態(tài)發(fā)生轉(zhuǎn)移時(shí)均被重置。

2.3.4 ?時(shí)序仿真

完成Verilog HDL語(yǔ)言的編譯、綜合后，在Quartus Ⅱ中編寫仿真腳本（Test Bench），在ModelSim 10.1中進(jìn)行了仿真，仿真結(jié)果如圖6所示。圖6（a）顯示了垂直驅(qū)動(dòng)時(shí)序信號(hào)。圖6（b）顯示了水平轉(zhuǎn)移、復(fù)位以及采樣信號(hào)。

<；E：＼2014年23期＼2014年23期＼Image＼44t6.tif>；

圖6 時(shí)序信號(hào)仿真圖

3 ?實(shí)驗(yàn)結(jié)果

將Verilog HDL程序下載到CPLD中，利用示波器檢查偏置電壓和驅(qū)動(dòng)波形無(wú)誤后，將CCD安裝在驅(qū)動(dòng)電路上。

利用光源使CCD輸出信號(hào)飽和，用示波器測(cè)試CCD的輸出信號(hào)，結(jié)果如圖7所示。

<；E：＼2014年23期＼2014年23期＼Image＼44t7.tif>；

圖7 CCD輸出信號(hào)

測(cè)得像素讀出速率為12.5 MHz，與設(shè)計(jì)一致，輸出信號(hào)清晰顯示出了每個(gè)像素周期包括的復(fù)位電平、參考電平、信號(hào)電平三部分，其中參考電平和信號(hào)電平電位差約為1 V，實(shí)驗(yàn)結(jié)果表明ICX285AL在驅(qū)動(dòng)電路的驅(qū)動(dòng)下正常工作。

4 ?結(jié) ?語(yǔ)

設(shè)計(jì)并加工了一款用于TEM CCD相機(jī)的CCD驅(qū)動(dòng)電路，采用CPLD作為時(shí)序發(fā)生器，通過(guò)狀態(tài)機(jī)實(shí)施過(guò)程控制，在不改變硬件的情況下，可以方便地更改曝光時(shí)間和相機(jī)工作模式，同時(shí)保證圖像的連續(xù)采集。使用CXD3400N和74ACT04作為驅(qū)動(dòng)器，能夠輸出高質(zhì)量的驅(qū)動(dòng)脈沖。

通過(guò)實(shí)驗(yàn)，驗(yàn)證了ICX285AL在該驅(qū)動(dòng)電路的驅(qū)動(dòng)下能夠連續(xù)、穩(wěn)定地輸出視頻信號(hào)，證明該設(shè)計(jì)滿足實(shí)用要求，為TEM CCD相機(jī)的后續(xù)研究奠定了基礎(chǔ)。

注：本文通訊作者為董全林。

參考文獻(xiàn)

[1] 王慶有.圖像傳感器應(yīng)用技術(shù)[M].2版.北京：電子工業(yè)出版社，2013.

[2] 劉金國(guó)，余達(dá)，周懷得，等.面陣CCD芯片KAI?1010M的高速驅(qū)動(dòng)系統(tǒng)設(shè)計(jì)[J].光學(xué)精密工程，2008，16（9）：1622?1628.

[3] 劉冰川，曲利娟，劉慶宏.透射電子顯微鏡成像方式綜述[J].醫(yī)療設(shè)備信息，2007（9）：43?46.

[4] SONY Corporation. ICX285AL progressive scan CCD image sensor data sheet [R]. Japan： SONY Corporation， 2008.

[5] Linear Technology Corporation. LT1935 1.2 MHz boost DC/DC converter date sheet [R]. [S.l.]： Linear Technology Corporation， 2007.

[6] Linear Technology Corporation. LT1964 200 mA low noise low dropout negative micropower regulator date sheet [R]. [S.l.]： Linear Technology Corporation， 1964.

[7] 張小令.怎樣選用電源濾波電容[J].電子制作，2001，10（5）：33?35.

[8] SONY Corporation. CXD3400N 6?channel CCD vertical clock driver date sheet [R]. Japan： SONY Corporation， 2003.

[9] Fairchild Corporation. 74ACT04 Hex Inverter Date Sheet [R]. [S.l.]： Fairchild Corporation， 2004.

[10] Altera Corporation. MAX II device handbook [R]. USA： Altera Corporation， 2006.

[11] 夏宇聞.Verilog數(shù)字系統(tǒng)設(shè)計(jì)教程[M].北京：北京航空航天大學(xué)出版社，2008.

[12] 曲洪豐，王曉東，張?chǎng)?，?基于FPGA的背照式CCD47?10驅(qū)動(dòng)電路設(shè)計(jì)[J].儀表技術(shù)與傳感器，2012（4）：35?37.

[13] 吳厚航.深入淺出玩轉(zhuǎn)FPGA[M].北京：北京航空航天大學(xué)出版社，2010.

[14] 何家維，何昕，魏仲慧.科學(xué)級(jí)CCD相機(jī)在星敏感器中的設(shè)計(jì)與應(yīng)用[J].光電工程，2012（3）：12?18.endprint

CCD一幀圖像的工作周期包括感光階段和轉(zhuǎn)移階段，轉(zhuǎn)移階段又分為幀轉(zhuǎn)移、垂直轉(zhuǎn)移、水平轉(zhuǎn)移。在感光階段，給基底提供低電平，CCD感光單元開(kāi)始收集光電荷，存儲(chǔ)電荷的多少取決于光照強(qiáng)度和曝光時(shí)間。幀轉(zhuǎn)移階段，垂直轉(zhuǎn)移脈沖VФ1，VФ2A，VФ2B，VФ3，VФ4輸出一組三級(jí)電平信號(hào)，此時(shí)感光結(jié)束，成像單元中的電荷以電荷包的形式轉(zhuǎn)移到相鄰的垂直移位寄存器中。在垂直轉(zhuǎn)移階段，包含1 050個(gè)循環(huán)，每一次循環(huán)VФ1，VФ2A，VФ2B，VФ3，VФ4都會(huì)輸出一組二級(jí)電平信號(hào)，使電荷沿垂直移位寄存器移動(dòng)一行，最后一行進(jìn)入水平移位寄存器，然后在HФ1，HФ2和RG的作用下完成1 434個(gè)循環(huán)，每次循環(huán)讀出一個(gè)像素信息。RG用于將浮置擴(kuò)散節(jié)點(diǎn)的電荷清除掉，以便能夠準(zhǔn)確測(cè)量下一個(gè)電荷包。

通過(guò)計(jì)數(shù)器可以方便地規(guī)定時(shí)序信號(hào)的占空比和相位關(guān)系。設(shè)基礎(chǔ)時(shí)鐘周期[t，]設(shè)計(jì)CCD的像素讀出周期為[T=8t。]編寫邏輯cnt_clk和cnt_pixel對(duì)[t]和[T]分別計(jì)數(shù)，利用cnt_clk的值規(guī)定水平轉(zhuǎn)移、復(fù)位和采樣控制時(shí)序信號(hào)，利用cnt_pixel的值規(guī)定垂直轉(zhuǎn)移、基底時(shí)序信號(hào)，兩個(gè)計(jì)數(shù)器在狀態(tài)發(fā)生轉(zhuǎn)移時(shí)均被重置。

2.3.4 ?時(shí)序仿真

完成Verilog HDL語(yǔ)言的編譯、綜合后，在Quartus Ⅱ中編寫仿真腳本（Test Bench），在ModelSim 10.1中進(jìn)行了仿真，仿真結(jié)果如圖6所示。圖6（a）顯示了垂直驅(qū)動(dòng)時(shí)序信號(hào)。圖6（b）顯示了水平轉(zhuǎn)移、復(fù)位以及采樣信號(hào)。

<；E：＼2014年23期＼2014年23期＼Image＼44t6.tif>；

圖6 時(shí)序信號(hào)仿真圖

3 ?實(shí)驗(yàn)結(jié)果

將Verilog HDL程序下載到CPLD中，利用示波器檢查偏置電壓和驅(qū)動(dòng)波形無(wú)誤后，將CCD安裝在驅(qū)動(dòng)電路上。

利用光源使CCD輸出信號(hào)飽和，用示波器測(cè)試CCD的輸出信號(hào)，結(jié)果如圖7所示。

<；E：＼2014年23期＼2014年23期＼Image＼44t7.tif>；

圖7 CCD輸出信號(hào)

測(cè)得像素讀出速率為12.5 MHz，與設(shè)計(jì)一致，輸出信號(hào)清晰顯示出了每個(gè)像素周期包括的復(fù)位電平、參考電平、信號(hào)電平三部分，其中參考電平和信號(hào)電平電位差約為1 V，實(shí)驗(yàn)結(jié)果表明ICX285AL在驅(qū)動(dòng)電路的驅(qū)動(dòng)下正常工作。

4 ?結(jié) ?語(yǔ)

設(shè)計(jì)并加工了一款用于TEM CCD相機(jī)的CCD驅(qū)動(dòng)電路，采用CPLD作為時(shí)序發(fā)生器，通過(guò)狀態(tài)機(jī)實(shí)施過(guò)程控制，在不改變硬件的情況下，可以方便地更改曝光時(shí)間和相機(jī)工作模式，同時(shí)保證圖像的連續(xù)采集。使用CXD3400N和74ACT04作為驅(qū)動(dòng)器，能夠輸出高質(zhì)量的驅(qū)動(dòng)脈沖。

通過(guò)實(shí)驗(yàn)，驗(yàn)證了ICX285AL在該驅(qū)動(dòng)電路的驅(qū)動(dòng)下能夠連續(xù)、穩(wěn)定地輸出視頻信號(hào)，證明該設(shè)計(jì)滿足實(shí)用要求，為TEM CCD相機(jī)的后續(xù)研究奠定了基礎(chǔ)。

注：本文通訊作者為董全林。

參考文獻(xiàn)

[1] 王慶有.圖像傳感器應(yīng)用技術(shù)[M].2版.北京：電子工業(yè)出版社，2013.

[2] 劉金國(guó)，余達(dá)，周懷得，等.面陣CCD芯片KAI?1010M的高速驅(qū)動(dòng)系統(tǒng)設(shè)計(jì)[J].光學(xué)精密工程，2008，16（9）：1622?1628.

[3] 劉冰川，曲利娟，劉慶宏.透射電子顯微鏡成像方式綜述[J].醫(yī)療設(shè)備信息，2007（9）：43?46.

[4] SONY Corporation. ICX285AL progressive scan CCD image sensor data sheet [R]. Japan： SONY Corporation， 2008.

[5] Linear Technology Corporation. LT1935 1.2 MHz boost DC/DC converter date sheet [R]. [S.l.]： Linear Technology Corporation， 2007.

[6] Linear Technology Corporation. LT1964 200 mA low noise low dropout negative micropower regulator date sheet [R]. [S.l.]： Linear Technology Corporation， 1964.

[7] 張小令.怎樣選用電源濾波電容[J].電子制作，2001，10（5）：33?35.

[8] SONY Corporation. CXD3400N 6?channel CCD vertical clock driver date sheet [R]. Japan： SONY Corporation， 2003.

[9] Fairchild Corporation. 74ACT04 Hex Inverter Date Sheet [R]. [S.l.]： Fairchild Corporation， 2004.

[10] Altera Corporation. MAX II device handbook [R]. USA： Altera Corporation， 2006.

[11] 夏宇聞.Verilog數(shù)字系統(tǒng)設(shè)計(jì)教程[M].北京：北京航空航天大學(xué)出版社，2008.

[12] 曲洪豐，王曉東，張?chǎng)危?基于FPGA的背照式CCD47?10驅(qū)動(dòng)電路設(shè)計(jì)[J].儀表技術(shù)與傳感器，2012（4）：35?37.

[13] 吳厚航.深入淺出玩轉(zhuǎn)FPGA[M].北京：北京航空航天大學(xué)出版社，2010.

[14] 何家維，何昕，魏仲慧.科學(xué)級(jí)CCD相機(jī)在星敏感器中的設(shè)計(jì)與應(yīng)用[J].光電工程，2012（3）：12?18.endprint

CCD一幀圖像的工作周期包括感光階段和轉(zhuǎn)移階段，轉(zhuǎn)移階段又分為幀轉(zhuǎn)移、垂直轉(zhuǎn)移、水平轉(zhuǎn)移。在感光階段，給基底提供低電平，CCD感光單元開(kāi)始收集光電荷，存儲(chǔ)電荷的多少取決于光照強(qiáng)度和曝光時(shí)間。幀轉(zhuǎn)移階段，垂直轉(zhuǎn)移脈沖VФ1，VФ2A，VФ2B，VФ3，VФ4輸出一組三級(jí)電平信號(hào)，此時(shí)感光結(jié)束，成像單元中的電荷以電荷包的形式轉(zhuǎn)移到相鄰的垂直移位寄存器中。在垂直轉(zhuǎn)移階段，包含1 050個(gè)循環(huán)，每一次循環(huán)VФ1，VФ2A，VФ2B，VФ3，VФ4都會(huì)輸出一組二級(jí)電平信號(hào)，使電荷沿垂直移位寄存器移動(dòng)一行，最后一行進(jìn)入水平移位寄存器，然后在HФ1，HФ2和RG的作用下完成1 434個(gè)循環(huán)，每次循環(huán)讀出一個(gè)像素信息。RG用于將浮置擴(kuò)散節(jié)點(diǎn)的電荷清除掉，以便能夠準(zhǔn)確測(cè)量下一個(gè)電荷包。

通過(guò)計(jì)數(shù)器可以方便地規(guī)定時(shí)序信號(hào)的占空比和相位關(guān)系。設(shè)基礎(chǔ)時(shí)鐘周期[t，]設(shè)計(jì)CCD的像素讀出周期為[T=8t。]編寫邏輯cnt_clk和cnt_pixel對(duì)[t]和[T]分別計(jì)數(shù)，利用cnt_clk的值規(guī)定水平轉(zhuǎn)移、復(fù)位和采樣控制時(shí)序信號(hào)，利用cnt_pixel的值規(guī)定垂直轉(zhuǎn)移、基底時(shí)序信號(hào)，兩個(gè)計(jì)數(shù)器在狀態(tài)發(fā)生轉(zhuǎn)移時(shí)均被重置。

2.3.4 ?時(shí)序仿真

完成Verilog HDL語(yǔ)言的編譯、綜合后，在Quartus Ⅱ中編寫仿真腳本（Test Bench），在ModelSim 10.1中進(jìn)行了仿真，仿真結(jié)果如圖6所示。圖6（a）顯示了垂直驅(qū)動(dòng)時(shí)序信號(hào)。圖6（b）顯示了水平轉(zhuǎn)移、復(fù)位以及采樣信號(hào)。

<；E：＼2014年23期＼2014年23期＼Image＼44t6.tif>；

圖6 時(shí)序信號(hào)仿真圖

3 ?實(shí)驗(yàn)結(jié)果

將Verilog HDL程序下載到CPLD中，利用示波器檢查偏置電壓和驅(qū)動(dòng)波形無(wú)誤后，將CCD安裝在驅(qū)動(dòng)電路上。

利用光源使CCD輸出信號(hào)飽和，用示波器測(cè)試CCD的輸出信號(hào)，結(jié)果如圖7所示。

<；E：＼2014年23期＼2014年23期＼Image＼44t7.tif>；

圖7 CCD輸出信號(hào)

測(cè)得像素讀出速率為12.5 MHz，與設(shè)計(jì)一致，輸出信號(hào)清晰顯示出了每個(gè)像素周期包括的復(fù)位電平、參考電平、信號(hào)電平三部分，其中參考電平和信號(hào)電平電位差約為1 V，實(shí)驗(yàn)結(jié)果表明ICX285AL在驅(qū)動(dòng)電路的驅(qū)動(dòng)下正常工作。

4 ?結(jié) ?語(yǔ)

設(shè)計(jì)并加工了一款用于TEM CCD相機(jī)的CCD驅(qū)動(dòng)電路，采用CPLD作為時(shí)序發(fā)生器，通過(guò)狀態(tài)機(jī)實(shí)施過(guò)程控制，在不改變硬件的情況下，可以方便地更改曝光時(shí)間和相機(jī)工作模式，同時(shí)保證圖像的連續(xù)采集。使用CXD3400N和74ACT04作為驅(qū)動(dòng)器，能夠輸出高質(zhì)量的驅(qū)動(dòng)脈沖。

通過(guò)實(shí)驗(yàn)，驗(yàn)證了ICX285AL在該驅(qū)動(dòng)電路的驅(qū)動(dòng)下能夠連續(xù)、穩(wěn)定地輸出視頻信號(hào)，證明該設(shè)計(jì)滿足實(shí)用要求，為TEM CCD相機(jī)的后續(xù)研究奠定了基礎(chǔ)。

注：本文通訊作者為董全林。

參考文獻(xiàn)

[1] 王慶有.圖像傳感器應(yīng)用技術(shù)[M].2版.北京：電子工業(yè)出版社，2013.

[2] 劉金國(guó)，余達(dá)，周懷得，等.面陣CCD芯片KAI?1010M的高速驅(qū)動(dòng)系統(tǒng)設(shè)計(jì)[J].光學(xué)精密工程，2008，16（9）：1622?1628.

[3] 劉冰川，曲利娟，劉慶宏.透射電子顯微鏡成像方式綜述[J].醫(yī)療設(shè)備信息，2007（9）：43?46.

[4] SONY Corporation. ICX285AL progressive scan CCD image sensor data sheet [R]. Japan： SONY Corporation， 2008.

[5] Linear Technology Corporation. LT1935 1.2 MHz boost DC/DC converter date sheet [R]. [S.l.]： Linear Technology Corporation， 2007.

[6] Linear Technology Corporation. LT1964 200 mA low noise low dropout negative micropower regulator date sheet [R]. [S.l.]： Linear Technology Corporation， 1964.

[7] 張小令.怎樣選用電源濾波電容[J].電子制作，2001，10（5）：33?35.

[8] SONY Corporation. CXD3400N 6?channel CCD vertical clock driver date sheet [R]. Japan： SONY Corporation， 2003.

[9] Fairchild Corporation. 74ACT04 Hex Inverter Date Sheet [R]. [S.l.]： Fairchild Corporation， 2004.

[10] Altera Corporation. MAX II device handbook [R]. USA： Altera Corporation， 2006.

[11] 夏宇聞.Verilog數(shù)字系統(tǒng)設(shè)計(jì)教程[M].北京：北京航空航天大學(xué)出版社，2008.

[12] 曲洪豐，王曉東，張?chǎng)?，?基于FPGA的背照式CCD47?10驅(qū)動(dòng)電路設(shè)計(jì)[J].儀表技術(shù)與傳感器，2012（4）：35?37.

[13] 吳厚航.深入淺出玩轉(zhuǎn)FPGA[M].北京：北京航空航天大學(xué)出版社，2010.

[14] 何家維，何昕，魏仲慧.科學(xué)級(jí)CCD相機(jī)在星敏感器中的設(shè)計(jì)與應(yīng)用[J].光電工程，2012（3）：12?18.endprint