帶嘯叫檢測與抑制的音頻功率放大器

顏 煒，張 通，秦偉軒，廖紅華

(1．湖北民族學(xué)院 信息工程學(xué)院，湖北 恩施445000;2．湖北民族學(xué)院 科技學(xué)院，湖北 恩施445000)

嘯叫抑制是對于音響設(shè)備來說是一個必要的操作，已廣泛應(yīng)用于多種多媒體設(shè)備中．最初解決嘯叫的辦法是降低擴聲系統(tǒng)的增益來使系統(tǒng)穩(wěn)定工作，缺點是不能完全滿足擴聲音量的需要．基于移頻、移相的嘯叫抑制．這兩種方法是通過改變輸入信號的頻率或相位來不斷回避房間峰點施加的影響，從而破壞構(gòu)成聲音反饋的條件，最終達(dá)到嘯叫抑制的目的．移頻器一般只需移動輸入信號頻率3～8 Hz 即可較好的抑制嘯叫．移頻器的工作特點是操作簡便，無須人工調(diào)試，抑制嘯叫能力比較顯著．本文介紹了利用FPGA 內(nèi)部NCO 核配合數(shù)字乘法器可以很容易的實現(xiàn)數(shù)字移頻，利用FIR 濾波器不但能濾除頻譜搬移帶來的低頻震蕩干擾還能通過時延的方式達(dá)到移相，且數(shù)字FIR 濾波器能實現(xiàn)良好的濾波特性．

1 抑制嘯叫原理

對于使用擴聲系統(tǒng)即麥克風(fēng)時，其產(chǎn)生的頻率比較頻繁．首先房間自身就具有回聲現(xiàn)象，麥克風(fēng)收取到聲音后經(jīng)過一系列的設(shè)備擴大了聲音，然后播出，當(dāng)產(chǎn)生回聲時以聲反射這樣的方式傳入到麥克風(fēng)中，這樣周而復(fù)始的疊加，導(dǎo)致整個擴聲系統(tǒng)產(chǎn)生正反饋，之后我們就會聽到刺耳的嘯叫聲，破壞了整個擴聲系統(tǒng)的平衡性，最終導(dǎo)致設(shè)備不能正常工作．

主要原理是使輸出的峰點與反饋的峰點不在同一個頻率上，這樣從根本上有效的抑制嘯叫的產(chǎn)生，使正反饋不能很好的工作，很大程度上提升了系統(tǒng)的整體增益．本設(shè)計在嘯叫抑制方面通過FPGA 硬件描述語言Verilog HDL 編寫各種硬件邏輯電路模塊，實現(xiàn)對信號數(shù)字化后的各種功能處理．由FPGA 內(nèi)部的數(shù)控振蕩器產(chǎn)生低頻數(shù)字信號源實現(xiàn)對音頻信號的數(shù)字頻譜搬移，再通過數(shù)字FIR 帶通濾波器提取200 Hz～10 Khz 的音頻數(shù)字信號．在嘯叫檢測方面通過FPGA 內(nèi)部的FFT 模塊實現(xiàn)頻譜分析，在FPGA 內(nèi)構(gòu)建的CPU 上運行的是C 語言程序，主要是對FPGA 硬件部分采集的數(shù)據(jù)信號進行FFT 變換并判斷計算其嘯叫頻率;對其AD/DA 控制器進行更改，以實現(xiàn)電壓采樣并轉(zhuǎn)換為功率，通過按鍵檢測、按鍵響應(yīng)來實現(xiàn)對DAC 的控制，以實現(xiàn)程控功率放大，并在LCD 上顯示采樣轉(zhuǎn)換之后的功率與嘯叫頻率．

2 系統(tǒng)設(shè)計

2．1 硬件設(shè)計

系統(tǒng)采用FPGA 作為信號處理及控制核心，利用數(shù)字移頻技術(shù)實現(xiàn)嘯叫抑制．借助DE2 內(nèi)部的WM8731實現(xiàn)對音頻的采集和輸出，前端拾音電路以O(shè)PA134 作為主要器件，后端利用TPA3112D1 作為功率放大器件．在嘯叫抑制方面通過FPGA 內(nèi)部的數(shù)控振蕩器產(chǎn)生低頻數(shù)字信號源實現(xiàn)對音頻信號的數(shù)字頻譜搬移，再通過數(shù)字FIR 帶通濾波器提取200 Hz～10 Khz 的音頻數(shù)字信號．系統(tǒng)整體框圖如圖1 所示．

2．1．1 拾音電路設(shè)計 拾音電路采用運算放大器OPA134 將輸入信號進行前級放大，在前期測試時通過一個加法器INA134 將正弦信號與音頻信號進行疊加，測試嘯叫檢測以及嘯叫抑制時將某一個通道與地相連．

考慮到本設(shè)計要求輸出功率為50 mW～5 W程控可調(diào)，因此程控放大部分采用TI 的程控增益放大器VCA810，與其它程控芯片不同的是，其增益不是固定的，可以通過輸入電壓來控制增益的大小，這樣就能通過DAC 輸出一個模擬電壓值來調(diào)節(jié)運算放大器的增益，從而達(dá)到連續(xù)增益可調(diào)的電路．程控放大電路由電壓跟隨器，增益為1 的反向放大器以及程控運算放大器VCA810 構(gòu)成，DAC 程控輸出的模擬控制電壓信號經(jīng)過輸入輸出阻抗匹配之后的信號輸入程控運放的Gain 端，需要放大的信號從輸入端輸入之后經(jīng)過指定放大增益放大之后從輸出口輸出．由于信號為交流信號，采用真有效值轉(zhuǎn)化芯片AD637 將正弦波信號轉(zhuǎn)化為有效值，采用ADS7818 直接采樣．

2．1．2 功率放大電路設(shè)計 功率放大電路采用TI 的TPA3112D1 音頻功率放大器，這是一款具有Speaker－Guard 的25 W 單聲道、無需外加濾波器的D 類音頻功率放大器，該芯片供電范圍為8 V～26 V;采用H 橋 作為功率輸出級，使得其可在輸出沒有傳統(tǒng)LC 濾波器的情況下直接驅(qū)動感性負(fù)載;輸入的音頻信號可以是差分形式，其中在24 V 的供電情況下，滿負(fù)載驅(qū)動8Ω 的橋接式揚聲器，聲音失真率僅為0．1%．TI 已經(jīng)做好了評估板，由于是裸板，因此需要自己焊接對應(yīng)的元器件．

音頻信號轉(zhuǎn)換采用集成音頻解碼芯片WM8731，通過內(nèi)部兩個ADC，DAC 對兩個通道信號獨立控制，并且?guī)в懈咄V波器構(gòu)成數(shù)字音頻采集芯片，通過I2C 通信配置寄存器來設(shè)置WM8731 的芯片采集方式，這種集成數(shù)字處理器廉價效果優(yōu)點特優(yōu)．

圖1 系統(tǒng)整體方案框圖Fig．1 The whole project diagrom of system

2．2 軟件設(shè)計

在嘯叫抑制方面通過FPGA 內(nèi)部的數(shù)控振蕩器產(chǎn)生低頻數(shù)字信號源實現(xiàn)對音頻信號的數(shù)字頻譜搬移，再通過數(shù)字FIR 帶通濾波器提取200 Hz～10 Khz 的音頻數(shù)字信號．在嘯叫檢測方面通過FPGA 內(nèi)部的FFT 模塊實現(xiàn)頻譜分析，采用一定的算法確定是否產(chǎn)生嘯叫，并通過LCD 顯示嘯叫頻率．在FPGA 內(nèi)部構(gòu)建一個NIOS 軟核控制器，控制DAC8831 輸出一個模擬電壓信號控制程控增益運算放大器VCA810，從而控制系統(tǒng)的功率;通過對ADS7818 的控制實現(xiàn)電壓采集，LCD 顯示系統(tǒng)功率．主程序流程圖如圖2 所示．

3 結(jié)果與分析

3．1 嘯叫頻率分析

圖3 為未發(fā)生嘯叫與發(fā)生嘯叫時，三次測試信號的幅頻曲線．從圖3 可以明顯看出:發(fā)生嘯叫時，信號輸出幅度很大，且嘯叫頻率點在輸入信號頻率不變的情況下，嘯叫頻率點相對固定．

圖2 主程序流程圖Fig．2 The diagram of main program flow

圖3 嘯叫前(A)與嘯叫時(B)三次測試信號的幅頻曲線Fig．3 The amplitude－frequency curve of three times test signal

3．2 功率誤差分析

實驗測試數(shù)據(jù)見表1．經(jīng)過對功率的實時顯示分析，ADC 所采集得到的電壓值轉(zhuǎn)換為功率顯示出來對應(yīng)的誤差小于10%．

表1 測試數(shù)據(jù)Tab．1 The test data

4 結(jié)語

經(jīng)過計算和觀測三組數(shù)據(jù)可以總結(jié)三個特點從而來判斷發(fā)聲系統(tǒng)是否發(fā)生嘯叫，得到嘯叫頻點測得嘯叫頻率，其特點是:嘯叫的最低頻率都是大于2K 左右的頻率;嘯叫最大譜線出現(xiàn)的次數(shù)大于均值的10 倍;持續(xù)嘯叫時，10 倍的出現(xiàn)測試均大于5～7 次．通過整體調(diào)試，實現(xiàn)了在輸入音頻信號有效值為20 mV 時，功率放大器的最大不失真功率為5．5 W，程控設(shè)置功放的輸出功率范圍為0～5．5 W，系統(tǒng)頻率響應(yīng)范圍為200～10 kH，輸出功率為5 W 時，電路整體效率≥80%，能很好的實現(xiàn)嘯叫檢測和嘯叫抑制．

［1］ 潘松．EDA 技術(shù)應(yīng)用與發(fā)展之管窺［J］．電子世界，2004(3):4－7．

［2］ James H，McClellan，Thomas W Parks．A Personal History of the Parks－McClellan Algorithm［J］．IEEE signal processing magazine，2005，3:82－86．

［3］ 徐寧儀，周祖成．Avalon 總線與SOPC 系統(tǒng)架構(gòu)實例［J］．半導(dǎo)體技術(shù)，2003，28(2):17－20．

［4］ 劉愛學(xué)．淺談會議室的分類和音視頻會議系統(tǒng)設(shè)計要點［J］．智能建筑電氣技術(shù)，2014，8(4):68－73．

［5］ 官吉興．FFT 的FPGA 實現(xiàn)［J］．無線電工程，2005(2):43－46．

［6］ 袁海林．基于Nios II 的嵌入式智能網(wǎng)絡(luò)家居系統(tǒng)的設(shè)計［J］．湖北民族學(xué)院學(xué)報:自然科學(xué)版，2007，25(1):24－25，59．

［7］ 劉三軍，冉文明，王信杰，等．?dāng)?shù)字信號傳輸性能分析儀設(shè)計［J］．湖北民族學(xué)院學(xué)報:自然科學(xué)版，2011，29(4):382－385．

［8］ Pele Z，Samardzic T，Maluckov N．One application of FPGA integrated circuits CMOS camera and LCD display controller design［C］//6th International Conference on Telecommunications in Modern Satellite，Cable and Broadcasting Service，2003:137－138．

［9］ 劉慶良，盧榮軍，李建清．FIR 數(shù)字濾波器的FPGA 實現(xiàn)研究［J］．電子設(shè)計工程，2010，148(3):59－61，64．