數(shù)字可控正弦信號發(fā)生器的設(shè)計

王崇羽

摘要：該文采用DDS架構(gòu)設(shè)計了可控正弦信號的產(chǎn)生方法。首先分析了數(shù)字可控正弦信號的基本原理；其次，采用Verilog HDL語言進(jìn)行編程，在FPGA平臺上進(jìn)行了仿真及板級調(diào)試；最后，在示波器上得到了正確波形。該成果可用作一般信號處理過程的信號發(fā)生器，具有科學(xué)、準(zhǔn)確、易實現(xiàn)，靈活及便攜等優(yōu)點。

關(guān)鍵詞：可控正弦信號；Verilog HDL；FPGA

中圖分類號：TP313 文獻(xiàn)標(biāo)識碼：A 文章編號：1009-3044（2014）31-7504-03

Abstract： In this paper， a method of generating controlled sinusoidal signal is designed using the DDS architecture. Firstly， the basic principle of digital controlled sinusoidal signal has been analyzed. Secondly， its programming using Verilog HDL， simulation and board-level debugging come to realization based on FPGA. Finally， the correct waveform has been got on the oscilloscope. Achievements can be used as a signal generator in general signal processing， which has advantages such as scientific， accurate， easy to implement， flexible and portable etc.

Key words： controlled sinusoidal signal； Verilog HDL； FPGA

信號源通常能產(chǎn)生類似正余弦信號的波形，但是作為獨立設(shè)備存在造價較高、不方便攜帶等不足。另外，對于信號處理中的某些特殊應(yīng)用要求不具備可修改、可擴(kuò)展性。因此，在FPGA平臺上設(shè)計實現(xiàn)一款可控正余弦信號發(fā)生器，對于信號處理的常見過程及某些特殊用途作為前端，有著很大的實用價值。

本文所設(shè)計的可控正弦信號能夠根據(jù)用戶要求以某種步進(jìn)改變信號的幅度，頻率和相位三個參量。

1 數(shù)字可控正弦信號的基本原理

由示波器觀察到的波形參數(shù)可見，輸出波形頻率為117kHz，與之前的設(shè)計結(jié)果驗證是一致的。用戶可根據(jù)實際需求通過鍵控不同的幅度、頻率、相位控制字來改變正弦信號的上述參數(shù)，觀察如上。特別指出相位的變化應(yīng)在示波器中觀察兩路正弦波信號，這對載波跟蹤與同步的設(shè)計具有意義。

4 結(jié)論

本文論述了數(shù)字可控正弦信號的基本原理，并在FPGA平臺上實現(xiàn)了該信號發(fā)生器的結(jié)構(gòu)設(shè)計、波形仿真及板級實現(xiàn)。本設(shè)計不僅易于實現(xiàn)，還可以進(jìn)一步根據(jù)系統(tǒng)需要進(jìn)行波形的修改及擴(kuò)展，例如：生成鋸齒波、方波脈沖等其他波形，包括多波形輸出，擁有很大的延展性。

參考文獻(xiàn)：

[1] 周潤景.圖雅.張麗敏.基于Quartus II的FPGA/CPLD數(shù)字系統(tǒng)設(shè)計實例[M].北京：電子工業(yè)出版社.2007：337-344.

[2] 夏宇聞. Verilog數(shù)字系統(tǒng)設(shè)計教程[M].北京：北京航空航天大學(xué)出版社，2013.

[3] 張有志.張鹍.基于FPGA的幅值可調(diào)信號發(fā)生器設(shè)計[J].電子設(shè)計工程，2011（09）：115-117+120.

[4] 高士友.胡學(xué)深.杜興莉.劉橋.基于FPGA的DDS信號發(fā)生器設(shè)計[J].現(xiàn)代電子技術(shù)，2009（16）：35-37+40.

[5] 陳紹寬.李明. NCO的研究及其FPGA實現(xiàn)[J].儀表技術(shù)，2006（5）： 30-32.