多晶高阻長(zhǎng)度對(duì)多晶電阻方塊值的影響

陳 峰，任羅偉，陳恒江，謝立利

（無錫中微愛芯電子有限公司，江蘇 無錫 214072）

1 引言

在集成電路中，光刻和腐蝕會(huì)引起氧化層窗口輕微的擴(kuò)張或收縮，橫向擴(kuò)散會(huì)使電阻變寬，接觸孔附近電流的不均勻性也會(huì)使阻值變化，而繪制N阱電阻版圖的時(shí)候，繪制圖形至少是阱深的兩倍寬，否則阱不能達(dá)到全部結(jié)深，寬度小于上述情況的N阱電阻會(huì)呈現(xiàn)出更高的方塊阻值[2]，因此在集成電路版圖繪制過程中，版圖畫法對(duì)電阻的影響很大，必須引起足夠的重視。

然而在集成電路設(shè)計(jì)中，大家一般都比較關(guān)注版圖寬度對(duì)電阻的影響，然而當(dāng)電阻需要畫得比較短時(shí)，電阻長(zhǎng)度對(duì)電阻阻值的影響也不能忽略。例如對(duì)于多晶高阻來說，過短的電阻長(zhǎng)度會(huì)對(duì)電阻阻值產(chǎn)生較大影響，有時(shí)不同工藝廠的影響趨勢(shì)很可能是相反的，然而一些工藝廠所提供的SPICE模型、PCM、TLR文件并沒有體現(xiàn)這些影響，工藝也未進(jìn)行過摸底實(shí)驗(yàn)，因此對(duì)多晶電阻長(zhǎng)度對(duì)阻值的影響，集成電路設(shè)計(jì)人員應(yīng)足夠重視并提前預(yù)估，防止電路由于電阻影響引起電路參數(shù)漂移、波動(dòng)，影響產(chǎn)品良率，甚至引起項(xiàng)目失敗。

2 理論分析

多晶高阻實(shí)現(xiàn)方式常見的有低阻注入和高阻注入兩種，下面分別進(jìn)行理論分析。

2.1 電阻頭低阻注入

圖1 電阻頭低阻注入示意圖

采用這種方案，由于可能的漂移和橫闊的影響，低阻會(huì)向高阻區(qū)擴(kuò)散，高阻長(zhǎng)度會(huì)減小，造成電阻方塊值偏低的現(xiàn)象，如圖2所示，虛線為橫闊部分。

圖2 電阻頭低阻橫闊示意圖

我們假設(shè)理想電阻方塊值為R，電阻原長(zhǎng)度為L(zhǎng)，電阻變化長(zhǎng)度為ΔL，等效電阻方塊值為Rd，則：

一般來說ΔL為固定值，L越小則Rd的變化越大，對(duì)于長(zhǎng)度特別短的電阻，等效的Rd會(huì)變得很小。

2.2 電阻體高阻注入

圖3 電阻體高阻注入示意圖

采用這種方案，由于注入的漂移和橫闊的影響，高阻會(huì)向低阻區(qū)擴(kuò)散，高阻長(zhǎng)度會(huì)增大，造成電阻方塊值偏高的現(xiàn)象，如圖4所示，虛線為橫闊部分。

圖4 電阻體高阻橫闊示意圖

假設(shè)理想電阻方塊值為R，電阻原長(zhǎng)度為L(zhǎng)，電阻變化長(zhǎng)度為ΔL，等效電阻方塊值為Rd，則：

一般來說ΔL為固定值，當(dāng)L越小則Rd的變化越大，對(duì)于長(zhǎng)度特別短的電阻，等效的Rd會(huì)變得很大。

3 實(shí)際流片分析

3.1 電阻頭低阻注入

A工藝廠典型的0.5 μm 5 V和其0.5 μm 5 V 5 V工藝都采用的是電阻頭低阻注入的工藝，在0.5 μm 5 V 5 V工藝的SPICE MODEL中有對(duì)電阻長(zhǎng)度比較大的修正系數(shù)ΔL為-1.248μ，而在CSMC 0.5 μm 5 V的修正系數(shù)ΔL卻只有-0.028 875μ，咨詢A工藝廠也未有明確測(cè)試數(shù)據(jù)。而根據(jù)經(jīng)驗(yàn)，相同工藝的電阻應(yīng)該比較近似，因此我們?cè)诓捎?.5 μm 5 V工藝的項(xiàng)目中插入了一定數(shù)量的PCM進(jìn)行了對(duì)比測(cè)試，測(cè)試時(shí)采用1 V的電壓測(cè)量電流，分別測(cè)試了同一個(gè)圓片不同的5個(gè)點(diǎn)，測(cè)試圖形如圖5所示，所有的測(cè)試圖形寬度不變，固定為2.5 μm，長(zhǎng)度從最短的3 μm到最長(zhǎng)的30 μm，取了8個(gè)點(diǎn)，流片采用典型1 kΩ的方塊阻值。

圖5 測(cè)試圖形

最終的測(cè)試結(jié)果及整理完的方塊阻值如表1所示，從表1看出當(dāng)電阻長(zhǎng)度減小到3 μm時(shí)，等效方塊阻值只有464，與典型的1000相差很多。

分別使用0.5 μm 5 V和0.5 μm 5 V 5 V工藝模型對(duì)所測(cè)圖形進(jìn)行仿真并對(duì)比如表2所示。從表2可以看出，采用0.5 μm 5 V 5 V模型在長(zhǎng)度減小時(shí)更貼近實(shí)際測(cè)量值，而0.5 μm 5 V模型則相差較多，參考意義不大，有可能會(huì)引起電路參數(shù)較大的漂移。

將仿真和實(shí)測(cè)對(duì)比描線如圖6所示，從圖上也可以看到，使用5 V 5 V模型結(jié)果更接近實(shí)測(cè)。

圖 6 仿真與實(shí)測(cè)對(duì)比

3.2 電阻體高阻注入

某工藝廠B的0.30 μm MIXED采用的是多晶體高阻注入，其在EDR中高阻電阻長(zhǎng)度對(duì)方塊值變化影響的描述如圖7所示。從圖7可以看出，電阻長(zhǎng)度越短等效方塊阻值越大。但在某工藝廠B的SPICE模型中并沒有對(duì)這一系數(shù)做修正，因此仿真值和實(shí)際阻值差距會(huì)很大，設(shè)計(jì)時(shí)應(yīng)注意。

圖 7 某工藝廠B的電阻變化曲線

4 如何分辨不同工藝類型對(duì)阻值的影響

一些工藝會(huì)在EDR、TLR中對(duì)電阻長(zhǎng)度的影響做出一些聲明，可以根據(jù)這些聲明對(duì)工藝進(jìn)行判斷，而另一些工藝本身并沒有做過實(shí)驗(yàn)，因此并不會(huì)告知具體的影響，因此需要根據(jù)TLR中工藝的描述判斷當(dāng)前的工藝類型，從而進(jìn)行判斷。

如采用電阻頭注入的某工藝廠的TLR對(duì)IM（高阻注入層）層次中有如下描述：“This mask defines the areas that are to be blocked when low dose implant to form high resistor area.”從這段話中可以看出電路是采用低阻注頭的方式。再比如比較某廠A和某廠B對(duì)高阻版的描述，從表3的描述及黑/白版看出，B廠是高阻注體，A廠是低阻注頭。

表1 PCM測(cè)試結(jié)果

表2 仿真和實(shí)測(cè)對(duì)比

表3 不同工藝廠對(duì)電阻長(zhǎng)度的影響

當(dāng)然，最可靠的工藝判斷可以通過直接和工藝廠溝通來了解采用的工藝類型，并由此判斷最終的等效方塊阻值是變小還是變大及變化的程度。

5 總結(jié)

多晶長(zhǎng)度對(duì)電阻的影響比較大，因此使用時(shí)應(yīng)盡量減少使用特別短的多晶高阻，想要更小的電阻可以采用多根長(zhǎng)電阻并聯(lián)的方式實(shí)現(xiàn)。如果電路中阻值很小，花費(fèi)面積不大，可以在不影響其他性能的情況下，選擇阻值更小的P+、N+、多晶低阻、方塊值更小的高阻等，使電阻的長(zhǎng)度有足夠大小。如果面積所限，電阻版圖不能畫得更長(zhǎng)，則需根據(jù)具體工藝查看電阻長(zhǎng)度對(duì)阻值的影響，根據(jù)具體情況做出修正。

[1] 黑斯廷斯（Hastings, A.）著，張為，等譯. 模擬電路版圖的藝術(shù)（第2版）[M]. 2007.4 . 159-181.