PDP列驅(qū)動芯片能量恢復(fù)效率模型

華國環(huán)，劉清惓

（南京信息工程大學(xué) 電子與信息工程學(xué)院，江蘇 南京 210044）

1 引 言

等離子顯示（PDP）、液晶顯示（LCD）、LED（light emitting diode）背光的液晶顯示、有機發(fā)光二極管（OLED）是幾種重要的平板顯示技術(shù)。OLED顯示器擁有眾多的優(yōu)點：例如高對比度、高效率、較寬的可視角度、刷新率高、結(jié)構(gòu)簡單［1］。但是，OLED電視有一些嚴重的缺陷：例如壽命退化問題，以及高昂的制造成本［2］。因此，OLED電視在平板電視領(lǐng)域還沒有得到廣泛使用。傳統(tǒng)LCD電視和LED電視的主要區(qū)別是背光源不同。LED電視相較于LCD電視有以下優(yōu)點：低功耗、超薄、畫質(zhì)更佳［3］。PDP電視有一些內(nèi)在的優(yōu)點：例如自發(fā)光、刷新率高、動態(tài)顯示效果好［4－5］。來 自 value electronics的2013 年 度 平 板電視專業(yè)畫質(zhì)測試結(jié)果顯示，PDP顯示技術(shù)依舊擁有最佳的綜合顯示效果［6］。PDP電視普遍具備600Hz的圖像刷新頻率，所以PDP電視非常適合3D圖像顯示［7］。但是，當(dāng)平板電視的尺寸大于127cm（50in）時，PDP電視的功耗要比LCD電視大。

PDP電視的功耗由3部分組成：靜態(tài)功耗、維持功耗和尋址功耗［8］。靜態(tài)功耗，又稱為固有功耗，它可以通過顯示全黑圖像來測量。維持期功耗有X、Y驅(qū)動電路功耗以及X、Y兩電極對向放電產(chǎn)生的功耗組成［9－10］。國內(nèi)外很多關(guān)于PDP能量恢復(fù)技術(shù)的研究都集中在X、Y板級能量恢復(fù)電路的改進設(shè)計及優(yōu)化上［11－14］。比如通過使用放電補償?shù)姆椒ǎS持電路中的開關(guān)管都可以實現(xiàn)ZVS開啟，并且屏電壓沒有明顯的掉落［11］。Sangshin Kwak提出的維持電路跟傳統(tǒng)的Weber電路相比，它的電壓只有一半，這帶來的好處是半導(dǎo)體器件的應(yīng)力降低，同時成本降低［12］。通過在諧振中使用額外的功耗注入，維持電路可以工作在ZVS模式［13］。在Jae－Kyu Park提出的維持電路中，同步電流建立的方法增強了屏電壓波形上升和下降時間的靈活性，并且減小了電感中電流的平均值［14］。上述能量恢復(fù)技術(shù)研究都是關(guān)于板級能量恢復(fù)性能提升和降低功耗的。

尋址功耗由PDP列驅(qū)動芯片自身功耗以及A、Y兩電極之間對向放電產(chǎn)生的功耗組成［15］。尋址期功耗是PDP整機功耗的重要組成部分，尤其在3D顯示PDP電視中。在顯示白色隔點圖像時，尋址功耗大約占系統(tǒng)總功耗的20%。但是涉及芯片級的能量恢復(fù)電路的研究報道很少。

為了分析PDP列驅(qū)動芯片的能量恢復(fù)效率，尋求降低尋址功耗的有效方法，本文提出了兩個分析模型。分析結(jié)果揭示了列驅(qū)動芯片能量恢復(fù)效率的影響因素有3個：充電時間TE，溝道電阻Ron，負載電容CL。文中通過PDP系統(tǒng)測試驗證了分析模型的精確度。本文提出的分析模型可以指導(dǎo)PDP列驅(qū)動芯片的設(shè)計。

2 列芯片能量恢復(fù)工作原理

圖1是目前大量應(yīng)用的256路列驅(qū)動芯片的框圖，D1～D8，CLK1和CLK2組成5對RSDS（Reduced Swing Differential Signaling）輸 入 接口。CE信號是芯片的使能信號，當(dāng)CE置高的時候，列驅(qū)動芯片能正常工作。DIR信號決定RGB數(shù)據(jù)在列驅(qū)動芯片中的傳輸方向，當(dāng)DIR為高的時候，RGB數(shù)據(jù)信號的傳輸方向是OUT1→OUT256；反之，RGB數(shù)據(jù)信號的傳輸方向相反。STB信號是鎖存器Latch的控制信號，當(dāng)STB信號處于下降沿時，鎖存器中的數(shù)據(jù)傳輸給能量恢復(fù)模塊。CSE信號是能量恢復(fù)模塊的使能信號，當(dāng)CSE信號置高時，列驅(qū)動芯片的能量恢復(fù)電路開啟。EC信號是雙向端口，能量恢復(fù)的電流就經(jīng)過該端口流入或者流出列驅(qū)動芯片。

圖1 PDP列驅(qū)動芯片的組成框圖Fig.1 Block diagram of PDP data driver IC

能量恢復(fù)模塊包含有256個能量恢復(fù)基本單元，每個單元的組成原理圖見圖2。

圖2 能量恢復(fù)模塊原理圖Fig.2 Schematic of energy recovery module

在圖2中，能量恢復(fù)控制模塊是CSE、STB和低壓數(shù)據(jù)信號的邏輯組合。MP1～MP5是P型橫向擴散 MOS（pLEDMOS）晶體管；MN1～MN5是N型橫向擴散 MOS（nLEDMOS）晶體管；CEC是儲能電容，存儲的電荷來自于Vpp（高壓電源端）；CEC電容位于列驅(qū)動芯片的外部，沒有集成在芯片內(nèi)部。CL是尋址電極的等效電容。DPLD管采用100V高壓CMOS工藝平臺加工而成［16］，DPLD管是個高壓開關(guān)管，控制著能量恢復(fù)單元電路中電荷存儲釋放過程中的通斷。MP1～MP3以及MN1～MN3共6個晶體管，組成了列驅(qū)動芯片的高壓驅(qū)動電路，這6管結(jié)構(gòu)是PDP列驅(qū)動芯片中廣泛使用的經(jīng)典結(jié)構(gòu)。LV1～LV3信號是MN1～MN3晶體管的柵極驅(qū)動信號。晶體管MP4、MP5、MN4和MN5用于控制DPLD管的開啟與關(guān)閉；E1和E2信號是晶體管MN4和MN5的柵極驅(qū)動信號。

能量恢復(fù)基本單元的控制信號和OUTPUT之間的關(guān)系見圖3所示。

圖3 能量恢復(fù)基本單元輸出波形Fig.3 Output waveform of energy recovery unit

從圖3可以看出，當(dāng)OUTPUT電平從零轉(zhuǎn)變?yōu)閂pp時，只要STB信號處于下降沿同時CSE信號置高，電荷就會從儲能電容CEC中轉(zhuǎn)移到負載電容CL，經(jīng)過t1時長之后，CSE信號由高變?yōu)榈?，OUTPUT的電平通過MP3晶體管被上拉至Vpp。當(dāng)OUTPUT電平從Vpp轉(zhuǎn)變?yōu)榱銜r，只要STB信號處于下降沿同時CSE信號置高，電荷就會從負載電容CL中轉(zhuǎn)移到儲能電容CEC，經(jīng)過t2時長之后，CSE信號由高變?yōu)榈?，OUTPUT的電平通過MN3晶體管被下拉至零電位。尋址電極上的電荷被轉(zhuǎn)移到CEC里存儲起來，上述電荷轉(zhuǎn)移的過程就是列驅(qū)動芯片能量恢復(fù)電路的工作過程。

3 能量恢復(fù)效率模型

3.1 CRC分析模型

從上文分析的結(jié)果看，列驅(qū)動芯片能量恢復(fù)電路就在t1和t2時間段起作用。在t1和t2期間，DPLD處于導(dǎo)通狀態(tài)，導(dǎo)通電阻Ron是DPLD管最重要的參數(shù)。t1期間，儲能電容CEC通過導(dǎo)通電阻為Ron的DPLD管向負載電容CL充電；t2期間，負載電容CL通過導(dǎo)通電阻為Ron的DPLD管向儲能電容CEC充電。這兩個階段屬于信號與系統(tǒng)理論中零輸入響應(yīng)過程。t1和t2階段的頻域分析模型如圖4所示；圖中Vout（S）是OUTPUT端的電壓響應(yīng)；Ron是DPLD管的等效溝道導(dǎo)通電阻，通過測試DPLD管的I－V特性曲線，可以估算出Ron的平均值。對于漏電流能力較弱的DPLD管，t1和t2時間段的I－V 特性曲線斜率基本一樣，所以t1和t2時間段的DPLD管導(dǎo)通電阻Ron基本一樣。由頻域分析模型，列方程解出Vout（S）的頻域表達式；通過拉普拉斯反變換方法可以求解出的Vout（t）時域表達式，進而也就可以定量計算列驅(qū)動芯片的能量恢復(fù)效率。

圖4 列驅(qū)動芯片能量恢復(fù)等效電路模型Fig.4 Energy recovery equivalent model of data driver IC

儲能電容CEC和負載電容CL之間的電荷交換可以用零輸入響應(yīng)來求解，因為在電荷轉(zhuǎn)移的過程中，沒有其他電壓源或者電流源引入。

在圖4中，U1（0）和U2（0）是CEC和CL的初始電壓，其初始值如下：

把表達式（3），代入表達式 （4），可以得到如下表達式 （5）：

在表達式（6）中，τ ＝ RonCL，Vout（t）的時域解可以用拉普拉斯反變換求解出，如表達式（7）所示：

從表達式（8）可以看出：在t1期間，當(dāng)充電時間t趨向于無窮大時，Vout1（t）的最大值是Vpp／2；所以能量恢復(fù)的效率表達式以及最大值表示為如下表達式（10）和（11）：

在實際PDP系統(tǒng)中，t1和t2的值相等，它們都稱之為充電時間TE。

從表達式（10）可以看出影響列驅(qū)動芯片能量恢復(fù)效率的主要因素有3個：充電時間TE、溝道電阻Ron、負載電容CL。提高列驅(qū)動芯片能量恢復(fù)的效率，可以通過延長充電時間TE，減小溝道電阻Ron和負載電容CL的大小來實現(xiàn)。

選取一款DPLD管溝道電阻Ron為2.7kΩ的列驅(qū)動芯片，在充電時間TE為60ns，CL＝50 pF，Vpp＝56V的條件下，利用表達式（8）和（9）可以計算出該列驅(qū)動芯片在充電和放電結(jié)束時列驅(qū)動芯片的OUTPUT電壓分別是10.84V和45.16V，同時也可以計算出該列驅(qū)動芯片的能量恢復(fù)效率為19.4%。

3.2 壓控電流源模型

上述的CRC模型適用于漏電流能力較弱的DPLD管，但是對于漏電流能力較強的DPLD管，該模型就不能同時保證充電和放電過程中的模型精度了。具體原因如下：t1和t2階段的DPLD管的漏電流能力是不同的。按照經(jīng)典CMOS理論［17］，MOS管的漏電流ID隨 MOS管的襯偏電壓VBS不同而變化。t1和t2階段的襯偏電壓VBS是不同的。t1和t2階段的襯底電壓VB＝Vpp，并且由于儲能電容CEC比負載電容CL大很多，所以儲能電容CEC相當(dāng)于是個恒定電壓源，并且電壓保持Vpp／2不變。在t1階段，CEC和CL的初始值分別是Vpp／2和0V，漏電流ID從CEC流向CL，CEC連著DPLD管的源極S端口，即VS＝Vpp／2，所以t1階段的襯偏電壓VBS＝Vpp／2。在t2階段，CEC和CL的初始值分別是Vpp／2和Vpp，漏電流ID從CL流向CEC；在電荷存儲過程中，CL上的電壓由Vpp減小至Vpp／2；CL連著DPLD管的源極S端口，即VS＝Vpp～Vpp／2，所以此時的襯偏電壓VBS＝0V～Vpp／2。

從上文的分析可以看出，t1階段的襯偏電壓VBS比t2階段大。MOS管的閾值電壓Vth是隨著襯偏電壓VBS的增大而增大的；漏電流ID的是隨著閾值電壓Vth的增大而減小的；所以襯偏電壓VBS越大，漏電流ID就越小。

圖5 列驅(qū)動芯片DPLD管的ID測試曲線Fig.5 ID test curve of DPLD transistor of data driver IC

為了便于直觀分析，本文選取了一款漏電流能力較強的列驅(qū)動芯片，實測了t1和t2階段的漏電流ID曲線，如圖5所示。VDS和ID使用的是絕對值；圖中可以看出，在VDS相同的情況下，t2階段的漏電流ID比t1階段大的要大。

圖6 DPLD管的等效模型Fig.6 Equivalent model of DPLD transistor

按照列驅(qū)動芯片能量恢復(fù)的工作機理，DPLD管在充電和放電的過程中充當(dāng)一個開關(guān)的作用，并且這個開關(guān)的導(dǎo)通電阻跟隨VDS變化。因此DPLD管可以用VCCS（壓控電流源）來模擬，如圖6所示。

圖6的ID－VDS曲線可以擬合出漏電流ID和漏源電壓VDS之間的數(shù)學(xué)表達式。t1和t2階段的ID－VDS數(shù)學(xué)表達式分別如下：

表達式（12）和（13）可以用來創(chuàng)建VCCS模型，并嵌入到系統(tǒng)仿真軟件Saber中去仿真充電和放電過程的能量恢復(fù)波形。t1和t2階段的能量恢復(fù)仿真電路如圖7所示。

圖7 t1和t2階段的能量恢復(fù)仿真電路Fig.7 Energy recovery simulation circuit in t1 and t2period

在圖7中，VCCS1和VCCS2兩個仿真模型分別由表達式（12）和（13）創(chuàng)建。U1（0）和U2（0）是CEC和CL的初始值，具體值跟表達式（1）和（2）一樣。能量恢復(fù)效率η用表達式Vout1（t1）／Vpp×100%來計算。利用圖7的仿真電路得到t1和t2階段的能量恢復(fù)波形，分別如圖8和9所示。

圖8 t1階段充電能量恢復(fù)波形Fig.8 Charge waveform of energy recovery in t1period

圖9 t2階段放電能量恢復(fù)波形Fig.9 Discharge waveform of energy recovery in t2period

圖8和圖9中的仿真條件如下：Vpp＝56V，CEC＝0.1μF，CL＝50pF。當(dāng)充電時間TE為60 ns時，充電電壓Vout1（60ns）是23.672V，放電電壓Vout2（60ns）是29.662V，這款列驅(qū)動芯片的ERC效率為42.27%。這個結(jié)果說明漏電流能力越強的DPLD管，對應(yīng)的列驅(qū)動芯片的能量恢復(fù)效率越高。

4 測試結(jié)果

上述CRC模型和VCCS模型的精度可以用實際的PDP系統(tǒng)來驗證。將上述兩款模型分析所用的列驅(qū)動芯片分別綁定在PDP系統(tǒng)中，如圖10所示。該PDP系統(tǒng)的分辨率是1366×768，尺寸是127cm（50in）；尋址電極的等效電容為50pF。

圖10 實測芯片能量恢復(fù)效率所用50寸PDP系統(tǒng)Fig.10 50in PDP system for testing energy recovery efficiency

測試CRC模型和VCCS模型所用的列驅(qū)動芯片的能量恢復(fù)波形分別如圖11和圖12所示。

圖11 CRC模型所用列驅(qū)動芯片的能量恢復(fù)波形Fig.11 Energy recovery waveform of the data driver IC used in CRC model

圖12 VCCS模型所用列驅(qū)動芯片的能量恢復(fù)波形Fig.12 Energy recovery waveform of the data driver IC used in VCCS model

圖11和12中的測試點A和B的電壓值分別是能量恢復(fù)充電和放電結(jié)束時刻的數(shù)值。CRC模型分析所用的列驅(qū)動芯片的充電和放電電壓分別是10.87V和44.16V，VCCS模型分析所用的列驅(qū)動芯片的充電和放電電壓分別是22.75V和28.90V。將PDP系統(tǒng)實測結(jié)果和模型計算仿真結(jié)果對比如表1所示。

表1 PDP系統(tǒng)測試和模型仿真結(jié)果對比Tab.1 Comparison between system test and model simulation

續(xù)表

由表1的模型誤差結(jié)果可以看出，VCCS和CRC模型的精度都很高，模型誤差分別是2.26%和4.04%。

5 結(jié) 論

提出了兩種模型來仿真計算PDP列驅(qū)動芯片的能量恢復(fù)效率。CRC模型有具體的解析結(jié)果，可以推論出影響PDP列驅(qū)動芯片的能量恢復(fù)效率的因素有3個：充電時間TE，溝道電阻Ron，負載電容CL。VCCS模型彌補了CRC模型在強漏電流能力的DPLD管分析上存在的不足，經(jīng)過曲線擬合方式得到的漏電流ID和漏源電壓VDS之間的多項式表達式可以很方便地嵌入系統(tǒng)仿真軟件Saber中進行列驅(qū)動芯片的能量恢復(fù)波形仿真。模型仿真計算結(jié)果和實際系統(tǒng)測試的結(jié)果對比表明CRC和VCCS模型都具備較高的精度，模型誤差分別是2.26%和4.04%。兩種模型分析的結(jié)果表明，溝道電阻Ron對列驅(qū)動芯片的能量恢復(fù)效率影響很大，使用較小Ron的DPLD管可以顯著提高PDP列驅(qū)動芯片的能量恢復(fù)效率。

［1］盧海平，劉偉奇，康玉思，等.超大視場頭盔顯示光學(xué)系統(tǒng)設(shè)計［J］.光學(xué)精密工程，2012，20（5）：979－987.Lu H P，Liu W Q，Kang Y S，et al.Design of compact optical system in wide－angle head mounted display［J］.Opt.Precision Eng.，2012，20（5）：979－987.（in Chinese）

［2］Kuei Y L，Paul C C.A new AMOLED pixel circuit with pulsed drive and reverse bias to alleviate OLED degradation［J］.IEEE Trans.Electron.Dev.，2012，59（4）：1123－1130.

［3］常鋒，孫志遠，王瑞光，等.LED顯示圖像的非均勻度校正改進方法［J］.光學(xué)精密工程，2011，19（4）：929－937.Chang F，Sun Z Y，Wang R G，et al.Improvement of nonuniformity correction of LED display images［J］.Opt.Precision Eng.，2011，19（4）：929－937.（in Chinese）

［4］王勇森，華國環(huán)，何曉瑩，等.基于PDP驅(qū)動技術(shù)的行掃描芯片浪涌電壓抑制方法［J］.液晶與顯示，2012，27（1）：98－102.Wang Y S，Hua G H，He X Y，et al.Inhibition method of scan driver IC＇s surge voltage based on PDP driving technology［J］.Chinese Journal of Liquid Crystals and Displays，2012，27（1）：98－102.（in Chinese）

［5］馮慶志，王淑榮，王曉君，等.PDP熒光粉的相對亮度與VUV激發(fā)光譜的測量［J］.光學(xué)精密工程，2008，16（1）：59－63.Feng Q Z，Wang S R，Wang X J，et al.Measurements of relative luminance and VUV excitation spectra for PDP phosphors［J］.Opt.Precision Eng.，2008，16（1）：59－63.（in Chinese）

［6］Value Electronics.（2013）Samsung，panasonic plasma TVs trounce the LED competition （Again）at flat panel shootout 2013［DB／OL］.Available：http：／／www.valueelectronics.com／.

［7］Yeoul N，Seok J H，Junkyu M，et al.A processor－based decoupled timing controller for flexible and low－cost 2D／3Dplasma display panel design［J］.IEEE Trans.Consum.Electron.，2011，57（1）：19－27.

［8］Xiao N Z，Chun L L，Zhen T T，et al.Analysis of the address power in PDPs with a newly developed equivalent circuit model［J］.IEEE Trans.Consum.Electron.，2007，53（2）：243－248.

［9］Jie L，Xiao Y H，Shen X，et al.A review of energy recovery circuits for plasma display panels［J］.IETE Technical Review，2011，28（1）：40－49.

［10］Sangshin K.A review of switch－mode sustain drivers with resonant networks for plasma display panels［J］.IEEE Trans.Ind.Electron.，2010，57（5）：1624－1625.

［11］Sang K H，Myung J Y.High performance and low cost single switch current fed energy－recovery circuit for AC plasma display panel［J］.IEEE Trans.Power Electron.，2007，22（2）：338－345.

［12］Sangshin K，Jin W J，Dong M L，et al.A new sustain driver with energy recovery circuit based on low－voltage components and low－voltage power supply for AC plasma display panel［J］.IEEE Trans.Consum.Electron.，2008，54（3）：1321－1328.

［13］Ling G M，Zhi H L，Chun L L.Energy recovery circuit with auxiliary power supply for AC plasma display panel［J］.IEEE Trans.Consum.Electron.，2007，53（2）：765－768.

［14］Jae K P，Hyun L D，Bong H K.Asymmetric current buildup sustainer for AC plasma display panel［J］.IEEE Trans.Ind.Electron.，2008，55（4）：1863－1870.

［15］Byong D C.Enhancement of current driving capability in data driver ics for plasma display panels ［J］.IEEE Trans.Consum.Electron.，2009，55（3）：992－997.

［16］Qian Q S，Sun W F，Li H S，et al.Reliability investigations and improvements of the pLEDMOS for PDP data driver ICs［J］.Semicond.Sci.Technol.，2011，26（5）：1－6.

［17］Behzad R.Design of Analog CMOS Integrated Circuit ［M］.Boston：McGraw－Hill，2001：23－24.