數(shù)字陣列收發(fā)組件FPGA遠(yuǎn)程配置的探索及實(shí)現(xiàn)

高朝輝++呂芝偉

摘 要：隨著數(shù)字時(shí)代在不斷的更新，數(shù)字陣列雷達(dá)已經(jīng)成為相控陣?yán)走_(dá)的重要發(fā)展方向。因此，在數(shù)字陣列中數(shù)字收發(fā)組件式數(shù)字陣列雷達(dá)最重要的核心。在數(shù)字陣列中，由于雷達(dá)DAM模塊的數(shù)量比較多。因此，數(shù)字陣列通常與陣列天線集成了安裝在艙外導(dǎo)致調(diào)試?yán)щy的實(shí)際情況，在這種數(shù)字列陣中主要是利用Flash存儲(chǔ)配置數(shù)據(jù)、CPLD產(chǎn)生配置時(shí)序和通信接口、復(fù)用系統(tǒng)通信光纖，來(lái)收發(fā)組件現(xiàn)場(chǎng)可編程門陣列遠(yuǎn)程配置的設(shè)計(jì)方法。將數(shù)字陣列收發(fā)組件FPGA遠(yuǎn)程配置來(lái)解決DAM模塊遠(yuǎn)程調(diào)試的難題，在技術(shù)的應(yīng)用中極大的提高了系統(tǒng)的試驗(yàn)效率。并且通過(guò)數(shù)字雷達(dá)陣列來(lái)進(jìn)行具體的驗(yàn)證，從中得到良好的效果。

關(guān)鍵詞：數(shù)字陣列 收發(fā)組件 FPGA遠(yuǎn)配置

中圖分類號(hào)：TN95 文獻(xiàn)標(biāo)識(shí)碼：A 文章編號(hào)：1672-3791（2014）03（a）-0025-01

在數(shù)字時(shí)代變化中，已經(jīng)實(shí)現(xiàn)了對(duì)數(shù)字列陣?yán)走_(dá)的工程化應(yīng)用，在使用中數(shù)字陣列雷達(dá)可以進(jìn)行動(dòng)態(tài)的監(jiān)測(cè)、以及在使用中具有多波束、低損耗、低副瓣的有點(diǎn)，因此在工程研究所以及科研機(jī)構(gòu)中，對(duì)相控陣?yán)走_(dá)的研究有著重要的指導(dǎo)意義。

1 數(shù)字陣列雷達(dá)

數(shù)字陣列雷達(dá)是由天線陣列、數(shù)字T/R組件、時(shí)鐘、數(shù)據(jù)的傳輸系統(tǒng)以及數(shù)字處理機(jī)共同組成的，在通信技術(shù)的使用中，雷達(dá)陣列有幾十個(gè)甚至幾百個(gè)數(shù)字T/R組件，在這些組件中，基本上是由模塊通過(guò)光纖與數(shù)字處理機(jī)高速數(shù)據(jù)完成通信的具體過(guò)程。但是在雷達(dá)組件中，這些組件的模塊基本上是同天線陣列集成設(shè)計(jì)然后構(gòu)成了有源陣列的天線。在雷達(dá)裝置中通常是安裝在室外，這就為工作人員的調(diào)試造成了困難，因此，在本文對(duì)數(shù)字陣列收發(fā)組件FPGA遠(yuǎn)程配置中，主要是利用Fiash存儲(chǔ)配置數(shù)據(jù)、CPLD產(chǎn)生配置時(shí)序和通信接口、復(fù)用裝機(jī)通信光纖，這樣最終能夠在艙內(nèi)實(shí)現(xiàn)了DAM模塊中FPGA遠(yuǎn)程加載以及動(dòng)態(tài)重構(gòu)的設(shè)計(jì)，這種遠(yuǎn)程組件大大的提高了系統(tǒng)的可調(diào)式性，提高了工程的使用效率，并且縮短了工程的周期。

2 數(shù)字陣列收發(fā)組件的需求分析以及系統(tǒng)構(gòu)建

2.1 FPGA期器件的具體配置

在研究FPGA器件中，本文主要通過(guò)Altera公司生產(chǎn)的StratixII系列的FPGA組件為例，分析了FPGA器件中的具體配件，它主要支持被動(dòng)串行、主動(dòng)串行、快速被動(dòng)串行、被動(dòng)異步并行以及JTA這五中具體的方式。在FPGA配置中，主要是將配置數(shù)據(jù)存儲(chǔ)在SRAM中，然后愛(ài)進(jìn)行易失性要求FPGA每次在進(jìn)行加電的時(shí)候，需要進(jìn)行重新的加載配置數(shù)據(jù)。其中該配置主要是由MSEL[3..0]來(lái)決定具體的配置方式，以及接地的信號(hào)。

2.2 遠(yuǎn)程配置的硬件構(gòu)建

在數(shù)字陣列收發(fā)組件中FPGA的遠(yuǎn)程配置過(guò)程中，遠(yuǎn)程配置功能與系統(tǒng)功能進(jìn)行一體化的設(shè)計(jì)，然后不斷的增加系統(tǒng)規(guī)模以及成本，最終來(lái)提高組件的系統(tǒng)中的可測(cè)性以及可調(diào)試性。然而在系統(tǒng)中DAM模塊在進(jìn)行設(shè)備的自檢、分系統(tǒng)自檢以及正常的工作狀態(tài)中，為FPGA加載不同的配置數(shù)據(jù)，另外在Flash存儲(chǔ)器中需要加載更多的技術(shù)，最終實(shí)現(xiàn)DAM模塊的重構(gòu)以及不同的設(shè)計(jì)。提高在使用中的試驗(yàn)效率，擴(kuò)充系統(tǒng)的使用功能。然而在綜合容量需求、工作電壓、配置速度等要求中，F(xiàn)lash存儲(chǔ)器的高4位地址為每套配置數(shù)據(jù)的索引地質(zhì)，并且單片的Flash實(shí)際加載的16套配置數(shù)據(jù)。在FPGA的硬件配置時(shí)序、Flash存儲(chǔ)器的讀寫(xiě)控制、配置數(shù)據(jù)的獲取以及校驗(yàn)中是通過(guò)CPLD來(lái)完成的，并且該裝置不需要專用配置芯片，采用的是單電源進(jìn)行供電，在光/電串口中轉(zhuǎn)化為遠(yuǎn)程加載調(diào)試專用設(shè)備，它主要是由光收發(fā)模塊以及芯片構(gòu)成，最終實(shí)現(xiàn)了計(jì)算機(jī)RS232串口信號(hào)與光信號(hào)的雙向轉(zhuǎn)換。能夠在遠(yuǎn)程裝置中加強(qiáng)硬件的使用效率，實(shí)現(xiàn)了最優(yōu)化的遠(yuǎn)程加載組件。

FPGA遠(yuǎn)程配置的工作原理：在數(shù)字陣列收發(fā)組件中，該設(shè)備在進(jìn)行加電工作中，最初是正常加載模式，并且實(shí)行了加載正常工作時(shí)序。在通過(guò)控制時(shí)序、讀取配置數(shù)據(jù)以及將配置數(shù)據(jù)寫(xiě)入具體的器件過(guò)程中，通過(guò)檢測(cè)配置完成的信號(hào)，以及完成對(duì)初始化信號(hào)，最終判斷FPGA是否配置成功。在組建進(jìn)行遠(yuǎn)程加載的過(guò)程中，通常是對(duì)DAM模塊直接接入通信光纖中，對(duì)串口光/電轉(zhuǎn)換模塊，最終實(shí)現(xiàn)調(diào)試計(jì)算機(jī)與CPLD控制器的雙向數(shù)據(jù)通信。將CPLD控制器接收到的配置數(shù)據(jù)存儲(chǔ)與Flash相應(yīng)的空間地址，然后將數(shù)據(jù)進(jìn)行上傳，存入Flash存儲(chǔ)器。完成配置管理軟件的發(fā)送以及進(jìn)行動(dòng)態(tài)重構(gòu)，最終啟動(dòng)新的配置時(shí)序，完成正常的遠(yuǎn)程加載。

3 軟件時(shí)序設(shè)計(jì)

在軟件時(shí)序設(shè)計(jì)中，最重要的是對(duì)配置的數(shù)據(jù)進(jìn)行獲取與存儲(chǔ)、FPGA配置時(shí)序設(shè)計(jì)以及配置管理軟件的具體設(shè)計(jì)。然而在對(duì)配置的數(shù)據(jù)進(jìn)行獲取與存儲(chǔ)中，將CPLD內(nèi)嵌UART串口收發(fā)軟核，然后通過(guò)模塊之間的轉(zhuǎn)換以及調(diào)試計(jì)算機(jī)進(jìn)行雙向數(shù)據(jù)的通信，最終獲取配置數(shù)據(jù)文件，并且將存儲(chǔ)的數(shù)據(jù)放入Flash中..FPGA配置時(shí)序設(shè)計(jì)環(huán)節(jié)中，將配置數(shù)據(jù)加載中，需要在設(shè)計(jì)過(guò)程中進(jìn)行實(shí)時(shí)監(jiān)測(cè)，注重對(duì)信號(hào)的加載。最后在配置管理軟件設(shè)計(jì)中，主要是通過(guò)對(duì)計(jì)算機(jī)的調(diào)試來(lái)完成的，配置管理軟件主要應(yīng)用在管理上傳、讀取配置數(shù)據(jù)文件以及完成數(shù)據(jù)通信等。

4 結(jié)語(yǔ)

通過(guò)對(duì)數(shù)字陣列雷達(dá)工程進(jìn)行具體的分析，并且結(jié)合DAM模塊與FPGA組件遠(yuǎn)程配置以及動(dòng)態(tài)重構(gòu)的具體設(shè)計(jì)以及軟件的要求進(jìn)行研究，能夠處理好系統(tǒng)內(nèi)部的通信光纖，并且解決了DAM模塊遠(yuǎn)程調(diào)試。最終實(shí)現(xiàn)了動(dòng)態(tài)重構(gòu)以及自動(dòng)檢測(cè)。因此，在數(shù)字陣列收發(fā)組件中FPGA遠(yuǎn)程裝置提高了系統(tǒng)內(nèi)部的使用效率。完成了串口通信以及信號(hào)確認(rèn)，以及在信號(hào)的轉(zhuǎn)化中實(shí)現(xiàn)了遠(yuǎn)程加載，以及對(duì)信號(hào)實(shí)施了動(dòng)態(tài)監(jiān)測(cè)。該技術(shù)提高了我國(guó)通信網(wǎng)絡(luò)技術(shù)的應(yīng)用。

參考文獻(xiàn)

[1] 張得平，馬曉峰，倪小康，等.數(shù)字陣列雷達(dá)接收通道均衡技術(shù)研究與實(shí)現(xiàn)[J].雷達(dá)科學(xué)與技術(shù)，2012（9）.

[2] 趙麗艷，劉付斌，陳伯孝，等.復(fù)雜環(huán)境下的數(shù)字陣列雷達(dá)資源管理技術(shù)研究[J].雷達(dá)科學(xué)與技術(shù)，2012（24）.

[3] 劉文革，張雅婷，胡萬(wàn)坤，等.可編程門陣列FPGA技術(shù)在引信中的應(yīng)用[J].電源技術(shù)應(yīng)用，2011（38）.

[4] 趙洪濤，張小玲，范占春，等.數(shù)字陣列雷達(dá)收發(fā)組件自動(dòng)檢測(cè)技術(shù)研究與實(shí)現(xiàn)[J].火控雷達(dá)技術(shù)，2010（51）.endprint