基于SB3500多核處理器的軟件無(wú)線電系統(tǒng)設(shè)計(jì)

鐘達(dá)+郭偉+習(xí)勇+唐麒

摘 要： 針對(duì)基于軟件無(wú)線電架構(gòu)的現(xiàn)代移動(dòng)通信手持終端設(shè)計(jì)，研究了基于SB3500國(guó)產(chǎn)多核多線程數(shù)字信號(hào)處理器的軟件無(wú)線電設(shè)計(jì)方法，實(shí)現(xiàn)了基于SB3500的軟件無(wú)線電硬件系統(tǒng)。在此基礎(chǔ)上開發(fā)了一套適合該硬件系統(tǒng)的OFDM通信波形軟件，用于驗(yàn)證該硬件系統(tǒng)是否滿足手持終端小型化和低功耗的要求。研究表明，使用該國(guó)產(chǎn)多核多線程處理器進(jìn)行軟件無(wú)線電系統(tǒng)的設(shè)計(jì)開發(fā)具有廣泛的應(yīng)用前景。

關(guān)鍵詞： 軟件無(wú)線電； 手持終端； SB3500； 多核多線程處理器

中圖分類號(hào)： TN929.5?34； TP399 文獻(xiàn)標(biāo)識(shí)碼： A 文章編號(hào)： 1004?373X（2014）21?0005?04

Design of software defined radio system based on multi?core processor SB3500

ZHONG Da1， GUO Wei2， XI Yong1， TANG Qi1

（1. College of Electronic Science & Engineering， National University of Defense Technology， Changsha 410073， China；

2. Wuxi DSP Technologies Inc， Wuxi 214135， China）

Abstract： For design of the contemporary mobile communication hand?held terminal， a design method of software defined radio （SDR） system based on domestic multi?core and multi?threading digital signal processor SB3500 is studied. The SDR hardware system based on SB3500 was implemented. An OFDM communication waveform software suitable for this hardware system was developed on the basis of this method to verify whether the hardware system can satisfy the miniaturization and low?power consumption requirements of the hand?held terminal. The research result shows this domestic multi?core and multi?threading processor for developing the SDR system has a good application prospect.

Keywords： SDR； hand?held terminal； SB3500； multi?core and multi?threading processor，

0 引 言

隨著4G通信網(wǎng)絡(luò)的不斷發(fā)展，手持智能終端在滿足4G基本通信需求的基礎(chǔ)上，還需要兼容2G/3G網(wǎng)絡(luò)以及藍(lán)牙、WiFi、FM、數(shù)字電視等各種通信制式，這對(duì)于手持終端的通信制式兼容性設(shè)計(jì)提出了較高要求。軟件無(wú)線電技術(shù)采用開放式體系結(jié)構(gòu)，通過在通用硬件信號(hào)處理平臺(tái)上加載不同的通信波形軟件，可以兼容各種無(wú)線通信制式，因此成為新一代的無(wú)線電通信技術(shù)[1]。軟件無(wú)線電技術(shù)為4G手持智能終端的兼容性設(shè)計(jì)提供了思路和方法，從而成為當(dāng)今移動(dòng)通信領(lǐng)域的一個(gè)重要發(fā)展趨勢(shì)，具有非常良好的發(fā)展前景。

但在軟件無(wú)線電手持終端設(shè)計(jì)中，終端對(duì)系統(tǒng)的功耗和小型化這兩方面提出了極高的要求，目前國(guó)內(nèi)軟件無(wú)線電領(lǐng)域在手持智能終端設(shè)計(jì)方面尚未能完全有效地解決低功耗與小型化問題。如何滿足手持終端設(shè)備對(duì)低功耗和小型化的要求，是當(dāng)前亟需解決的問題。

隨著DSP技術(shù)的不斷發(fā)展，最新的多核多線程DSP憑借其強(qiáng)大的并行信號(hào)處理能力及小型化和低功耗等特點(diǎn)，可以有效解決上述問題，因此引起了軟件無(wú)線電領(lǐng)域研究人員的極大關(guān)注。另外，隨著網(wǎng)絡(luò)信息安全問題的日益突出，國(guó)家相關(guān)部門對(duì)此高度重視，對(duì)國(guó)內(nèi)電子信息領(lǐng)域基于國(guó)產(chǎn)自主可控技術(shù)進(jìn)行產(chǎn)品設(shè)計(jì)提出了迫切需求。在此背景下，本文通過引入國(guó)產(chǎn)多核多線程DSP芯片SB3500，提出了一種基于軟件無(wú)線電技術(shù)的手持終端實(shí)現(xiàn)方案，并基于該芯片進(jìn)行了軟件無(wú)線電手持終端的硬件方案設(shè)計(jì)和OFDM通信波形軟件開發(fā)。設(shè)計(jì)表明，國(guó)產(chǎn)多核多線程處理器在軟件無(wú)線電手持終端設(shè)計(jì)領(lǐng)域具有良好的應(yīng)用前景。

1 SB3500芯片的結(jié)構(gòu)與特點(diǎn)

1.1 SB3500芯片結(jié)構(gòu)

SB3500芯片是無(wú)錫德思普科技有限公司基于65 nm 芯片工藝設(shè)計(jì)制造的一款國(guó)產(chǎn)高集成度多核多線程通用數(shù)字信號(hào)處理器。該芯片由3個(gè)DSP處理器核和1個(gè)ARM926EJ?S處理器核構(gòu)成，其芯片內(nèi)部架構(gòu)如圖1所示[2]。

圖1 SB3500芯片架構(gòu)圖

其中，3個(gè)DSP核之間采用高速數(shù)據(jù)環(huán)（High Speed Network，HSN）進(jìn)行數(shù)據(jù)交換[3]。每個(gè)DSP核具有單獨(dú)的指令cache和數(shù)據(jù)cache， 并包含3個(gè)獨(dú)立的24 b多功能定時(shí)器（Multi?purpose Timer，MPT）；各DSP核還有獨(dú)立的并行數(shù)據(jù)流接口（Parallel Streaming Data，PSD），可直接與AD/DA芯片連接，實(shí)現(xiàn)與AD/DA之間數(shù)字信號(hào)數(shù)據(jù)的交換。DSP核的最高工作頻率可達(dá)600 MHz，最高可以完成每秒96億次的MAC運(yùn)算。每個(gè)DSP核包含4個(gè)硬件線程，每個(gè)線程的最高工作頻率為150 MHz。ARM926EJ?S核的最高工作頻率為300 MHz，并具有LCD，USB，UART，SDIO等豐富的外設(shè)接口，因此不需要再外擴(kuò)其他接口功能器件，特別適應(yīng)手持終端的小型化設(shè)計(jì)。DSP核與ARM核之間采用共享內(nèi)存方式進(jìn)行通信，共享內(nèi)存為專用的4 KB片內(nèi)內(nèi)存區(qū)；3個(gè)DSP核和ARM核之間采用分布式共享內(nèi)存訪問方式進(jìn)行內(nèi)存訪問[4]，從而實(shí)現(xiàn)片內(nèi)內(nèi)存空間的全局共享。

SB3500芯片針對(duì)低功耗的手持終端應(yīng)用而設(shè)計(jì)，在全速運(yùn)行時(shí)，其最大功耗僅為500 mW。在相同的MAC處理能力下，功耗方面相比摩托羅拉和朗訊科技聯(lián)合生產(chǎn)的SC140芯片以及TI的C64X系列芯片有較為明顯的優(yōu)勢(shì)。

1.2 SB3500的多核多線程特點(diǎn)

在基于軟件無(wú)線電技術(shù)的手持終端系統(tǒng)開發(fā)中，具有處理計(jì)算密集型高速信號(hào)的能力及較低的系統(tǒng)功耗是設(shè)計(jì)成功的關(guān)鍵。多核技術(shù)在提高系統(tǒng)處理器處理能力的同時(shí)，較好地實(shí)現(xiàn)了處理器的低功耗需求[5]。同時(shí)，異構(gòu)多核結(jié)構(gòu)也是多核處理器的一個(gè)重要發(fā)展方向。異構(gòu)組織方式是將結(jié)構(gòu)、功能、功耗、運(yùn)算性能等各種不同的多種內(nèi)核集成在同一塊芯片上，讓每個(gè)內(nèi)核處理自己擅長(zhǎng)的任務(wù)。研究表明[6]，相比同構(gòu)組織方式，異構(gòu)多核結(jié)構(gòu)具有更高的任務(wù)執(zhí)行效率，從而實(shí)現(xiàn)了資源的最佳優(yōu)化配置，并進(jìn)一步地降低了系統(tǒng)整體功耗。SB3500 DSP芯片即采用這種異構(gòu)多核技術(shù)，因此可以較好地滿足高速處理能力及低功耗的要求。這種異構(gòu)結(jié)構(gòu)的優(yōu)點(diǎn)在于不僅充分發(fā)揮了ARM處理器接口豐富、調(diào)試方便以及易于用戶實(shí)現(xiàn)協(xié)議控制的使用特點(diǎn)，還利用多核DSP解決了大量密集型計(jì)算的處理任務(wù)。

為進(jìn)一步挖掘DSP處理器的處理能力，SB3500 DSP采用了硬件多線程技術(shù)。硬件多線程技術(shù)[7]是在每個(gè)DSP處理器核中開辟多個(gè)硬件線程，每個(gè)DSP處理器核可以按照系統(tǒng)主頻時(shí)鐘節(jié)拍，在每個(gè)相鄰時(shí)鐘周期上從一個(gè)線程切換到下一個(gè)線程去執(zhí)行相應(yīng)的操作，可以使處理器內(nèi)部的多個(gè)任務(wù)在時(shí)間上實(shí)現(xiàn)并行化執(zhí)行，從而極大地提高了多任務(wù)執(zhí)行效率。另外，每個(gè)DSP核的四個(gè)硬件線程采用時(shí)分復(fù)用方式占用處理器，也可以降低對(duì)內(nèi)存訪問速率的要求。可見，SB3500 DSP的多核多線程結(jié)構(gòu)大大彌補(bǔ)了傳統(tǒng)單核單線程DSP在并行處理能力方面的缺陷。

2 基于SB3500的軟件無(wú)線電硬件系統(tǒng)設(shè)計(jì)

以SB3500為處理核心的軟件無(wú)線電手持終端系統(tǒng)硬件設(shè)計(jì)結(jié)構(gòu)如圖2所示，該硬件結(jié)構(gòu)由用戶人機(jī)接口電路、SB3500核心電路、AD/DA電路、射頻變換電路和射頻收發(fā)電路等五部分組成。其中，SB3500 核心電路中的ARM內(nèi)核主要負(fù)責(zé)以太網(wǎng)、串口、顯示等人機(jī)及數(shù)據(jù)接口；DSP內(nèi)核負(fù)責(zé)通信信號(hào)處理以及與AD/DA芯片間交換基帶數(shù)據(jù)，并進(jìn)行射頻參數(shù)的配置；AD/DA電路負(fù)責(zé)獲取或轉(zhuǎn)換外部基帶模擬信號(hào)，采用美信公司的MAX19707芯片，該芯片轉(zhuǎn)換精度為雙路10位，最高采樣速率為45 MSPS；射頻變換電路負(fù)責(zé)在AD/DA芯片和射頻收發(fā)模塊之間進(jìn)行通信基帶信號(hào)與射頻信號(hào)間的相互變換；射頻收發(fā)電路主要完成接收濾波和發(fā)送功率放大等任務(wù)。

圖2 基于SB3500的軟件無(wú)線電系統(tǒng)硬件設(shè)計(jì)結(jié)構(gòu)

理想軟件無(wú)線電系統(tǒng)具有寬頻段射頻前端以及寬帶AD/DA采樣等特點(diǎn)，然而實(shí)際設(shè)計(jì)中，受數(shù)字信號(hào)處理速度和寬帶AD/DA速率及價(jià)格因素等的限制，一般會(huì)在AD/DA電路和射頻收發(fā)電路之間插入中頻處理模塊進(jìn)行頻率變換，從而降低系統(tǒng)對(duì)AD/DA采樣速率的要求。如圖2所示，以發(fā)送端為例，首先將基帶IQ數(shù)據(jù)利用高集成度的射頻收發(fā)器（MAX2839）變換到2.4 GHz中頻頻段，再通過混頻器變換到所需要的工作頻點(diǎn)。本文混頻器選擇威訊聯(lián)合半導(dǎo)體公司生產(chǎn)的RFFC2071芯片，具體的頻點(diǎn)參數(shù)可由DSP對(duì)RFFC2071芯片的配置來(lái)實(shí)現(xiàn)。

針對(duì)軟件無(wú)線電硬件系統(tǒng)，基于SB3500的單芯片多核結(jié)構(gòu)相比于多芯片多處理器結(jié)構(gòu)具有更小的尺寸；同時(shí)，由于片內(nèi)總線的傳輸速率高于片外總線，這種單芯片多核結(jié)構(gòu)的核間通信效率更高，從而提升了處理效率并降低了功耗。由此可見，該硬件系統(tǒng)在符合手持終端小型化和低功耗設(shè)計(jì)需求方面具有一定優(yōu)勢(shì)。

3 基于SB3500軟件無(wú)線電硬件系統(tǒng)的通信波

形軟件開發(fā)

3.1 基于SB3500的通信波形設(shè)計(jì)要點(diǎn)

通信波形的信號(hào)處理通常包含有多個(gè)處理任務(wù)單元，包括編碼/解碼、同步、調(diào)制/解調(diào)單元等。針對(duì)多核多線程處理器，如何進(jìn)行信號(hào)處理任務(wù)的并行化是設(shè)計(jì)的重點(diǎn)和難點(diǎn)，需要針對(duì)DSP的處理特點(diǎn)[8]進(jìn)行仔細(xì)考慮。

本文將使用流水線思想對(duì)示例波形進(jìn)行并行化設(shè)計(jì)。流水線架構(gòu)中的DSP端的設(shè)計(jì)涉及到狀態(tài)機(jī)的使用、乒乓結(jié)構(gòu)的使用、多線程處理以及內(nèi)存規(guī)劃等四個(gè)方面內(nèi)容，這四個(gè)方面又相互關(guān)聯(lián)，設(shè)計(jì)時(shí)需全局考慮。首先，DSP中沒有操作系統(tǒng)，因此所有的狀態(tài)控制都是通過代碼邏輯調(diào)度實(shí)現(xiàn)；其次，為保證數(shù)據(jù)的實(shí)時(shí)性，需在內(nèi)存方面使用乒乓結(jié)構(gòu)；再者，多線程處理的使用難點(diǎn)在于線程間的同步以及內(nèi)存訪問的競(jìng)爭(zhēng)關(guān)系，因此需要合理分配線程任務(wù)，并安排好線程處理時(shí)序關(guān)系及切換機(jī)制。

線程同步方面，最重要的是時(shí)序問題，本文采用的流水線結(jié)構(gòu)需要每個(gè)線程都在既定時(shí)序結(jié)構(gòu)時(shí)間內(nèi)完成相關(guān)內(nèi)容處理。針對(duì)內(nèi)存訪問的競(jìng)爭(zhēng)關(guān)系，線程間需要利用狀態(tài)機(jī)控制，避免同一數(shù)據(jù)塊在同一時(shí)間段內(nèi)被不同線程訪問造成處理邏輯的混亂。另外，在內(nèi)存規(guī)劃方面，由于所有與矢量運(yùn)算相關(guān)的代碼和數(shù)據(jù)需全部置于DSP的片內(nèi)RAM中，而每個(gè)DSP核內(nèi)僅256 KB的RAM空間導(dǎo)致存儲(chǔ)資源比較緊張，因此內(nèi)存空間必須做合理的規(guī)劃。

此外，還要注意ARM與DSP的通信接口設(shè)計(jì)。片上系統(tǒng)的內(nèi)核間通信內(nèi)容可分為兩類：一類是控制與狀態(tài)信息，一類是數(shù)據(jù)信息。前者通常不攜帶數(shù)據(jù)，但是常有較高的實(shí)時(shí)性要求；后者主要是各類數(shù)據(jù)緩沖區(qū)，其數(shù)據(jù)量偏大，同時(shí)實(shí)時(shí)通信系統(tǒng)對(duì)傳輸?shù)膶?shí)時(shí)性要求也較高。所以前者在通信中通用性較好，適合由軟件實(shí)現(xiàn)并提供編程接口；后者則與具體應(yīng)用相關(guān)性更高，適合用軟件定義數(shù)據(jù)結(jié)構(gòu)的方式實(shí)現(xiàn)。

SB3500中ARM與DSP采用共享內(nèi)存方式通信，其中片內(nèi)共享內(nèi)存可存放8 KB信息。實(shí)際使用中可設(shè)計(jì)為郵箱通信方式[9]，根據(jù)控制信息和數(shù)據(jù)信息的傳輸需求又可分別設(shè)計(jì)為控制郵箱與數(shù)據(jù)郵箱。郵箱中的控制信息、狀態(tài)信息以及指向數(shù)據(jù)郵箱中數(shù)據(jù)內(nèi)容頭指針的地址存放在ARM與DSP之間的片內(nèi)共享內(nèi)存中，而具體數(shù)據(jù)內(nèi)容則存放在片外的共享內(nèi)存DDR中。

3.2 OFDM通信波形開發(fā)

正交頻分復(fù)用（Orthogonal Frequeney Drvision Multiplexing，OFDM）技術(shù)是目前寬帶移動(dòng)通信領(lǐng)域的一項(xiàng)關(guān)鍵技術(shù)[10]，具有很強(qiáng)的抗多徑能力、較高的頻譜利用率等特點(diǎn)，適用于無(wú)線信道中的高速數(shù)據(jù)傳輸業(yè)務(wù)，已被廣泛應(yīng)用于WiFi，WiMax，數(shù)字電視廣播以及各種4G通信標(biāo)準(zhǔn)中。本課題中選取了OFDM技術(shù)進(jìn)行通信波形開發(fā)。OFDM波形開發(fā)中的DSP處理模塊如圖3所示。

圖3 DSP處理模塊

針對(duì)該OFDM通信波形，設(shè)計(jì)中僅使用了一個(gè)DSP核的四個(gè)線程即可實(shí)現(xiàn)發(fā)送或接收端的所有基帶處理工作，完成對(duì)OFDM波形的多線程并行化處理工作。

線程任務(wù)的劃分主要考慮每個(gè)任務(wù)模塊的執(zhí)行時(shí)間以及乒乓結(jié)構(gòu)的時(shí)序要求。針對(duì)實(shí)時(shí)通信系統(tǒng)，一幀數(shù)據(jù)信號(hào)的物理層基帶處理時(shí)長(zhǎng)須小于一幀數(shù)據(jù)信號(hào)的采樣時(shí)長(zhǎng)。

綜合上述考慮，對(duì)線程任務(wù)分配如下：

發(fā)送端任務(wù)劃分：

線程1主要負(fù)責(zé)射頻、定時(shí)器、GPIO等硬件上電初始化和PSD初始化；

線程2主要負(fù)責(zé)發(fā)送相關(guān)物理層調(diào)度、運(yùn)算處理以及收發(fā)模式切換控制；

線程3主要負(fù)責(zé)控制與D/A相連的PSD接口；

線程4空閑；

接收端任務(wù)劃分：

線程1主要負(fù)責(zé)射頻、定時(shí)器、GPIO等硬件上電初始化和PSD初始化；

線程2主要負(fù)責(zé)接收相關(guān)物理層調(diào)度、運(yùn)算處理以及收發(fā)模式切換控制；

線程3主要負(fù)責(zé)控制與A/D相連的PSD接口；

線程4主要負(fù)責(zé)初始同步、同步跟蹤、頻偏估計(jì)與校準(zhǔn)等。

3.3 OFDM通信波形結(jié)果演示

由兩臺(tái)相同PC機(jī)分別控制兩套相同的軟件無(wú)線電硬件系統(tǒng)，ARM與PC之間通過RS 232調(diào)試口完成程序下載和調(diào)試任務(wù)。系統(tǒng)測(cè)試操作模型如圖4所示。

圖4 系統(tǒng)測(cè)試操作模型

圖4所示模型中，ARM運(yùn)行VXWORKS操作系統(tǒng)，發(fā)送端由PC機(jī)通過TCP/IP協(xié)議向ARM傳輸需要發(fā)送的數(shù)據(jù)，再由ARM將數(shù)據(jù)發(fā)送給DSP；DSP接收到數(shù)據(jù)后進(jìn)行發(fā)送端基帶處理，并通過射頻前端發(fā)出；接收端經(jīng)射頻前端接收，由DSP完成接收端基帶數(shù)據(jù)處理并上報(bào)數(shù)據(jù)給ARM，ARM再通過TCP/IP協(xié)議傳輸最終結(jié)果至PC機(jī)。

測(cè)試結(jié)果表明，本文的設(shè)計(jì)方案可滿足軟件無(wú)線電對(duì)波形軟件的動(dòng)態(tài)加載，使得不同通信制式的切換可以通過在線加載軟件實(shí)現(xiàn)。與傳統(tǒng)的多種通信體制的硬件模塊并存方式相比，既減小了體積又降低了功耗，符合手持終端小型化和低功耗的設(shè)計(jì)要求。

4 結(jié) 語(yǔ)

本文在軟件無(wú)線電手持設(shè)備的設(shè)計(jì)實(shí)現(xiàn)過程中，詳細(xì)介紹了SB3500國(guó)產(chǎn)多核DSP芯片的結(jié)構(gòu)與使用特點(diǎn)，設(shè)計(jì)了基于SB3500的軟件無(wú)線電的硬件系統(tǒng)，進(jìn)而完成了基于該系統(tǒng)的OFDM通信波形軟件開發(fā)，實(shí)現(xiàn)了無(wú)線信道下基于OFDM的通信系統(tǒng)。結(jié)果表明，國(guó)產(chǎn)多核多線程DSP在軟件無(wú)線電手持設(shè)備設(shè)計(jì)領(lǐng)域具有很好的應(yīng)用前景。

參考文獻(xiàn)

[1] 楊小牛，樓才義，徐建良.軟件無(wú)線電技術(shù)與應(yīng)用[M].北京：北京理工大學(xué)出版社，2010.

[2] Anon. SB3500 SandBlaster? baseband processor product features & interfaces [EB/OL]. [2011?12?12]. http：//www.dspsemi.com.

[3] 鄭緯民，湯志忠.計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)[M].北京：清華大學(xué)出版社，1998.

[4] SINNEN Oliver. Task scheduling for parallel systems [M]. US： Wiley?Interscience， 2007.

[5] 謝子光.多核處理器核間通信技術(shù)研究[D].成都：電子科技大學(xué)，2009.

[6] HENNESSY J L，PATTERSON D A.計(jì)算機(jī)體系結(jié)構(gòu)量化方法[M].賈洪峰，譯.5版.北京：人民郵電出版社，2013.

[7] 方娟.計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)[M].北京：清華大學(xué)出版社，2011.

[8] 張雄偉，曾鐵勇，陳亮，等.DSP芯片的原理與開發(fā)應(yīng)用[M].北京：電子工業(yè)出版社，2012.

[9] KAMAL R.嵌入式系統(tǒng)[M].北京：清華大學(xué)出版社，2010.

[10] 王曉東.無(wú)線通信系統(tǒng)：信號(hào)接收與處理的高級(jí)技術(shù)[M].鄭寶玉，譯.北京：電子工業(yè)出版社，2005.