淺談電路設計應注意的問題

袁勛 成小園

【摘要】本文簡要介紹了印刷線路板發(fā)展狀況，從布線、器件選取、抗干擾能力、空余管腳的處理以及如何抗干擾有效措施幾方面闡述了設計印刷電路板應該注意的事項，然后就電路輸出接口的設計和用濾波器來抑制雜散等方面提出設計注意問題。

【關鍵詞】印刷線路板;注意事項;設計

一、引言

印制電路板{PCB線路板}，又稱印刷電路板，它提供電子元器件焊接的基礎。它的發(fā)展已有100多年的歷史了;它的設計主要是版圖設計;采用電路板的主要優(yōu)點是大大減少布線和裝配的差錯，提高了自動化水平和生產勞動率。因此我們在設計印刷電路板要注意些問題。

二、設計印刷電路板應該注意的事項

一塊印刷電路板（PCB）上包括了整個系統(tǒng)所要用到的元器件，其中芯片有兩種，一種為直插式，另一種為貼片式。因此在印刷板電路設計時應該統(tǒng)籌規(guī)劃。具體表現(xiàn)在以下方面：

1.自動布線有時候會存在一些不滿意的地方，為了設計一個美觀的印刷電路板需要手工調整布局。

2.為了減小分布電容，布線時應該遵循最短路徑原則。

3.為了提高印刷線路板的抗干擾能力，增加系統(tǒng)的可靠性，我們需要在電源與接地的地方進行處理?？刹扇〉姆椒ㄈ缦拢涸谟≈齐娐钒鍟r可通過接入電容或是采取地線與電源線和一些需要過電流較大的線加寬的辦法，盡量縮短走線且長度差不多來減小地線的阻抗方法。在高頻電路中，良好的接地對印刷電路板是非常重要。本印制板設計中采用多點接地法，這樣可以增大接地面積，減小地線電感。

4.空余管腳的處理。從邏輯觀點來看，當輸入管腳閑置處于懸空狀態(tài)時，相當于“1”的輸入狀態(tài)的邏輯關系。由于開路的輸入端具有輸入阻抗高，易受到外部的電磁干擾。因此為了提高系統(tǒng)抗干擾性能，需要對元器件的空余輸入管腳進行處理。如今有兩種處理方法：一種是將閑置輸入管腳與使用輸入管腳并聯(lián)，此方法不足之處是增加了前級電路的輸出負擔;另一種方法是將閑置輸入管腳通過串聯(lián)大電阻拉到電源端（VCC）。本系統(tǒng)采用后者，其優(yōu)點是簡單易行。因此在電路設計中對元器件空余的輸入管腳都拉到了高電平。

5.抗干擾有效措施：

a）為了減小對地的分布電容，在布線的時候，要盡量縮短數據線、地址線和控制線并且要使且其長短和走線方式盡量一致，以避免造成非同步干擾。

b）本設計的電路板采用雙面布線，為了防止總線間的電磁串擾，兩面的線盡量保持垂直。為了不把噪聲耦合至芯片內部，盡量避免在高速器件DDS下方走線。

c）在線路板的邊緣要留有一定的距離，因為信號線或電源線上電流會產生較大輻射，所以關鍵信號線盡量不要分布于線路板的邊緣。

d）盡可能地減少過孔的數量，因為電路板的一個過孔相當于給電路加了一個10pF的電容，針對高頻電路，這個將會成為引入干擾原因之一，而且過多的過孔也會造成電路板的機械強度降低。

三、雜散噪聲處理

由前面分析可知，DDS本身存在眾多雜散，且隨著輸出帶寬的擴展，雜散會越來越明顯。為了解決雜散噪聲，采取以下幾個措施來降低系統(tǒng)的雜散。

1.器件的選取

通過對雜散的分析可以得出，影響相位截斷誤差中所形成的雜散與以下三個參數有關，分別是頻率控制字K，頻率控制字位數M、相位截斷位長B。經過分析可以看出，當數模變換器的分辨率Δf確定后，w每增加一位，DDS輸出雜散可以降低6dB;當w確定后Δf每增加一位，輸出雜散將降低8.5dB;

但是并不是位數越大，就越能改善輸出雜散，因為輸出雜散性能對DAC的位數也是具有飽和特性，一旦達到飽和，其輸出雜散的變化就不明顯。所以，本文選用AD9953芯片。

2.參考時鐘的選取

時鐘信號耦合到了DAC的采樣周期中，將會導致輸出信號被此時鐘調制，進而使雜散分量更大了。為了克服參考時鐘所帶來的雜散噪聲，本文選擇20MHz晶振為參考時鐘源。

3.確定合理的系統(tǒng)時鐘和輸出頻率

由前面對DDS的原理分析，有如下公式：

fo/fc=K/2M ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ?（1）

式（1）中，fc是系統(tǒng)時鐘頻率，M是頻率控制字的位數，K是頻率控制字。

因為雜散的放大系數正比于倍頻系數的平方N2。所以可通過提高DDS的輸出頻率fo以達到減小N值的目的，則N2會越小，進而可減小雜散的放大系數，該方法能有效抑制雜散放大。fo的提高也受到很大的限制，因為在提高輸出頻率fo的同時，輸出雜散分量也會跟隨放大;另外，fo具體參數的選取還將受到DDS系統(tǒng)時鐘fc選擇的影響，對于雜散信號大且接近主頻的點，在實際工作中是很難去除的。因此應該通過實驗合理地確定fo和fc的值。通過對雜散的分析，在DDS系統(tǒng)中設定出不同K和N的值，經過多次的測試DDS的輸出信號、相位噪聲以及雜散水平，可得出本系統(tǒng)的系統(tǒng)時鐘頻率fc為200MHz，輸出頻率fo為65.5MHz-84.2MHz。

4.電路輸出接口的設計

系統(tǒng)產生的信號最后需要通過數字模擬轉化模塊（DAC）轉化成模擬信號輸出。AD9953的DAC輸出信號為電流型，最大值可達20mA，根據以往的經驗，當滿量程通過AD9953的管腳DAC RSET進行設置RSET=39.9/IO時，系統(tǒng)能夠取得較好的SFDR性能，此時RSET=3.9KΩ。

5.用濾波器來抑制雜散

由于輸出信號中雜散比較大，所以要在DDS的輸出信號的后面加一個低通濾波器來抑制輸出信號的雜散。因為濾波器的通帶帶寬主要由系統(tǒng)時鐘頻率fc和輸出頻率fo兩部分決定，因此低通濾波器的設計要綜合考慮到濾波器的復雜程度fo和fc的選擇等諸多因素。本系統(tǒng)采用的低通濾波器，它的輸出驅動頻率為86兆赫茲，通過并聯(lián)一個200歐姆負載，使其等效負載為100歐姆，這樣可以濾除DDS輸出頻率的鏡像頻率、雜散以及高次諧波。

四、小結

印制電路板提供電子元器件焊接的基礎，它的設計主要是版圖設計;采用電路板的主要優(yōu)點是大大減少布線和裝配的差錯，提高了自動化水平和生產勞動率。并且對電路設計中的注意事項進行了詳細分析;最后提出了解決一些降低系統(tǒng)雜散的措施，達到理想的效果。

參考文獻

[1]張萬奎.模擬電子技術[M].長沙：湖南大學出版社，2005.

[2]高吉祥.模擬電子線路設計[M].北京：弟子工業(yè)出版社，2007.

[3]黃根春，陳小橋，張望先.電子設計教程[M].北京：電子工業(yè)出版社，2007.