一種基于CMOS工藝的大范圍可調(diào)寬帶低通濾波器

林 楠，東尚清，洪志良

(復(fù)旦大學(xué)專用集成電路與系統(tǒng)國家重點實驗室，上海201203)

低通濾波器在許多模擬前端中都是關(guān)鍵模塊，其中在硬盤/光盤讀取通道［1］、自適應(yīng)光纖通訊(Adaptive Fiber Optic Communication)［2］和認(rèn)知無線電(Cognitive Radio)［3］等系統(tǒng)中，為了適應(yīng)不同的數(shù)據(jù)傳輸速率需求，需要截止頻率在大范圍內(nèi)可調(diào)的低通濾波器.在這些系統(tǒng)中，信號一般都先通過射頻或模擬放大器預(yù)放大，然后經(jīng)過濾波器濾除帶外的干擾和噪聲，最后通過模數(shù)轉(zhuǎn)換器變?yōu)閿?shù)字信號并對信號進(jìn)行處理.而濾波器的帶寬取決于信號的傳輸速率.

隨著云端服務(wù)器和多媒體應(yīng)用的高速發(fā)展，大容量高速硬盤的需求也越來越大.因此硬盤讀取通道中的低通濾波器必須提供足夠大的帶寬以傳輸高速信號.另一方面硬盤讀取通道的數(shù)據(jù)傳輸速率隨著讀取位置從硬盤外道到內(nèi)道變化而發(fā)生明顯的改變.而且硬盤伺服系統(tǒng)(Servo System)的傳輸速率遠(yuǎn)低于硬盤數(shù)據(jù)的傳輸速率.因此在硬盤讀取通道模擬前端中，低通濾波器的截止頻率需要在大于10倍的范圍內(nèi)可調(diào)［4］.

本文針對硬盤讀取通道的應(yīng)用，提出一種基于兩種工作模式切換的四階低通濾波器架構(gòu)，并在SMIC 0.13μm CMOS工藝下完成電路設(shè)計，版圖設(shè)計以及版圖后仿真.該濾波器能滿足大容量高速硬盤讀取通道對帶寬和可調(diào)范圍的需求.

1 濾波器系統(tǒng)架構(gòu)

1.1 傳統(tǒng)帶寬可調(diào)濾波器架構(gòu)存在的問題

由于Gm-C結(jié)構(gòu)的濾波器在高頻率具有顯著的優(yōu)勢，因此該結(jié)構(gòu)通常被寬帶濾波器所采用.Gm-C濾波器主要由提供跨導(dǎo)的運算跨導(dǎo)放大器(Operational Transimpedance Amplifier，OTA)和提供電容的各種集成電容組成.對于頻率可調(diào)范圍較大的應(yīng)用，調(diào)節(jié)截止頻率的方法主要有恒定電容(Constant-C)濾波器［5］、可調(diào)電容［4］和 Nauta 濾波器［6］3 種.

恒定電容濾波器采用的運算跨導(dǎo)放大器如圖1(a)所示.該運算跨導(dǎo)放大器通過開關(guān)輸入管來改變跨導(dǎo)值，從而改變其截止頻率.運算跨導(dǎo)放大器中加入了和輸入管尺寸相同的啞元管.當(dāng)輸入管導(dǎo)通時啞元管關(guān)閉，當(dāng)輸入管關(guān)閉時啞元管導(dǎo)通并偏置在輸入管導(dǎo)通時的直流工作點，從而使輸入電容在兩種狀態(tài)下保持一致.由于運算跨導(dǎo)放大器的輸入電容組成了前級運算跨導(dǎo)放大器的負(fù)載電容的一部分，這樣的結(jié)構(gòu)使濾波器的電容值在不同截止頻率下保持一致.但是，這種結(jié)構(gòu)由于加入了啞元管，增加了運算跨導(dǎo)放大器總的輸入寄生電容，因此限制了最大帶寬.

采用可調(diào)電容的濾波器中的運算跨導(dǎo)放大器如圖1(b)所示.它通過電容陣列來改變電容值，電容值大小與陣列的面積成正比關(guān)系.如果想要實現(xiàn)大可調(diào)范圍，在低帶寬時所需的電容陣列面積會非常大，大大增加了芯片的成本，而這是一般設(shè)計中想要極力避免的情況.

圖1 傳統(tǒng)大范圍可調(diào)濾波器架構(gòu)Fig.1 Architectures of conventional widely tunable filters

Nauta濾波器采用的由反相器所組成的Nauta運算跨導(dǎo)放大器(Nauta OTA)如圖1(c)所示.由于電路簡單，寄生電容小，因此能夠達(dá)到很大的帶寬.運算跨導(dǎo)放大器通過調(diào)節(jié)電源電壓來改變晶體管的過驅(qū)動電壓，從而調(diào)節(jié)跨導(dǎo)值.然而通過調(diào)節(jié)電源電壓所能實現(xiàn)的濾波器帶寬可調(diào)范圍會受到限制:過低的電源電壓會使晶體管進(jìn)入線性區(qū)而無法正常工作，過高的電源電壓則會導(dǎo)致功耗大大增加.另外Nauta運算跨導(dǎo)放大器通過調(diào)節(jié)電源電壓來改變跨導(dǎo)，電源電壓需要通過低阻的緩沖器連接到運算跨導(dǎo)放大器的電源端.對于寬帶濾波器而言，緩沖器在不同頻率下保持較低的內(nèi)阻比較困難，增加了濾波器電路的成本和功耗.

1.2 本文提出的可調(diào)濾波器架構(gòu)

為了解決上述傳統(tǒng)可調(diào)濾波器架構(gòu)中的問題，本文提出了一種采用具有高低帶寬兩種工作模式的濾波器架構(gòu).在寬帶低通濾波器中，Gm-C架構(gòu)由于具有高帶寬的特性成為了常用架構(gòu).如圖2所示，本文中濾波器也采用了Gm-C架構(gòu)，由具有高低帶寬兩種工作模式的運算跨導(dǎo)放大器和可變電容陣列所組成.由于硬盤讀寫通道一般采用巴特沃茲濾波器，因此本文提出的四階濾波器架構(gòu)由兩個級聯(lián)的雙二階濾波器［7］組成.

傳輸函數(shù)為

圖2 本文中的濾波器架構(gòu)Fig.2 Architecture of the proposed filter

因此固有頻率ωo、前后兩個雙二階濾波器的品質(zhì)因素Q1和Q2分別為

由于運算跨導(dǎo)放大器具有高低帶寬兩種工作模式，降低了所需要的電容值可調(diào)范圍，因此大大減少了電容陣列的面積.由(2)式可以看出，濾波器帶寬由運算跨導(dǎo)放大器的跨導(dǎo)值和濾波器電容值之比所決定.對于寬帶低通濾波器而言，需要提高運算跨導(dǎo)放大器的跨導(dǎo)值來增大濾波器帶寬.另一方面，濾波器的高頻特性還受到運算跨導(dǎo)放大器寄生參數(shù)的影響.

2 濾波器電路設(shè)計

2.1 濾波器核心電路設(shè)計

由圖2可以看出，本文提出的寬帶低通濾波器中，運算跨導(dǎo)放大器的輸入和輸出端都和濾波器電容相連，因此運算跨導(dǎo)放大器輸入和輸出端的寄生電容可以作為濾波器電容的一部分，從而消除輸入和輸出端寄生電容的影響.而運算跨導(dǎo)放大器的內(nèi)部節(jié)點會造成的寄生零極點，這些寄生零極點無法被包括在(2)式所描述的濾波器傳遞函數(shù)中，會導(dǎo)致濾波器傳遞函數(shù)偏離設(shè)計所需，因此沒有內(nèi)部節(jié)點的單級運算放大器成為了寬帶低通濾波器的首選.本文中濾波器所采用的單級運算跨導(dǎo)放大器電路如圖3所示，由6個跨導(dǎo)單元組成.

圖3 本文中的運算跨導(dǎo)放大器電路圖Fig.3 Schematic of the proposed OTA

每個跨導(dǎo)單元的輸出電流為流過M1和M2電流之差為:

運算跨導(dǎo)放大器的輸出差分電流Iod為

其中g(shù)md為運算跨導(dǎo)放大器所提供的差分跨導(dǎo).由(9)式可以看出，gmd由節(jié)點A和B之間的電壓差所決定.當(dāng)Vctrl為高電平時，M5和M6導(dǎo)通，將M3和M4短路，節(jié)點A和B之間的電壓差約為Vdd，此時工作在高帶寬模式下.由于輸入管M1和M2的過驅(qū)動電壓很大，運算跨導(dǎo)放大器具有很大的跨導(dǎo)，從而大大提高了濾波器的最大帶寬;當(dāng)Vctrl為低電平時，M5和M6關(guān)閉，M3和M4作為尾電流源工作，節(jié)點A和B之間的電壓差大約減小為(Vdd－Vtn－Vtp)，從而降低了運算跨導(dǎo)放大器的跨導(dǎo)，此時工作在低帶寬模式下.兩種模式下運算跨導(dǎo)放大器的跨導(dǎo)值變化了4倍，從而提供了4倍的濾波器跨導(dǎo)調(diào)節(jié)范圍.

當(dāng)運算跨導(dǎo)放大器的輸入電壓等于其共模電平時，輸出電流為零.因此可得共模電平Vc為

本文中的運算跨導(dǎo)放大器中Gmb和Gmc組成了運算跨導(dǎo)放大器的負(fù)載［8］.對于共模信號，在輸出端看到的負(fù)載電阻為1/(gmb+gmc);而對于差模信號，在輸出端看到的負(fù)載電阻為1/(gmc－gmb).假設(shè)gmb和gmc相等，則運算跨導(dǎo)放大器的差模增益遠(yuǎn)大于共模增益，從而保證了共模電壓的穩(wěn)定性.

由于晶體管M1和M2的輸出電阻有限，運算跨導(dǎo)放大器只能提供有限的直流增益，從而引起相位誤差.因此在設(shè)計時讓gmc略小于gmb，使得對于差模信號該負(fù)載呈現(xiàn)為負(fù)電阻，從而部分補償了Gma的有限輸出電阻，提高了運算跨導(dǎo)放大器的直流增益，從而降低相位誤差.

電容陣列電路圖如圖4所示，其中Voutp和Voutn為運算跨導(dǎo)放大器的差分輸出端.為了得到濾波器所需的電容值，跨接在差分輸出兩端的電容值為輸出端到地之間電容值的一半，因此采用跨接的電容可以減小電容陣列面積.數(shù)字控制的電容陣列電容值可以在C和27C之間變換，從而提供了27倍的濾波器電容調(diào)節(jié)范圍.運算跨導(dǎo)放大器和電容陣列的調(diào)節(jié)范圍相乘即得到濾波器帶寬的調(diào)節(jié)范圍為108倍.

圖4 本文中的電容陣列電路圖Fig.4 Schematic of the proposed capacitor array

2.2 測試電路設(shè)計

緩沖器(buffer)、芯片封裝和測試電路板上元器件的寄生會影響濾波器的測試性能，對于寬帶濾波器而言這種影響更為明顯.本文中的測試電路如圖5所示.單端的輸入信號由片外的轉(zhuǎn)換器轉(zhuǎn)換為差分信號，經(jīng)過電阻做50Ω匹配后產(chǎn)生濾波器的差分輸入信號.濾波器的輸出差分電壓信號經(jīng)過緩沖器轉(zhuǎn)換為差分電流信號，經(jīng)過50Ω電阻轉(zhuǎn)換為匹配的差分電壓信號，經(jīng)過片外轉(zhuǎn)換器轉(zhuǎn)換為單端輸出電壓測試信號.

片上參考通路中的緩沖器和主信號通路的緩沖器匹配，用來補償測試過程中濾波器之外的寄生參數(shù)造成的影響［8］.參考通路的匹配電阻以及片外電路和緩沖器與主通路一致.對參考通路和主信號通路分別進(jìn)行測試，將測試獲得的數(shù)據(jù)相減，就可以補償濾波器之外的所有寄生參數(shù)造成的影響(忽略兩個通路之間不匹配所造成的影響).

圖5 本文中濾波器的測試電路Fig.5 Test circuit of the proposed filter

3 仿真結(jié)果

本文中的濾波器采用SMIC 0.13μm CMOS工藝進(jìn)行設(shè)計，版圖如圖6所示，核心面積為圖6中黑框內(nèi)部分，約為260μm×210μm.在版圖設(shè)計中為了滿足濾波器的高頻性能，運算跨導(dǎo)放大器的輸入和輸出信號線被盡可能縮短，從而降低了寄生參數(shù)的影響.另外運算跨導(dǎo)放大器的晶體管都設(shè)計為多指結(jié)構(gòu)，境地了柵極串聯(lián)電阻，也就降低了柵極的 RC時間常數(shù)，從而改善了器件的速度［9］.

圖7為濾波器頻率響應(yīng)的仿真結(jié)果.可以看出濾波器在高帶寬模式下帶寬在144 MHz到3.1GHz之間可調(diào)，在低帶寬模式下帶寬在30 MHz到598 MHz之間可調(diào).

圖6 本文中的濾波器版圖Fig.6 Layout of the proposed filter

圖7 濾波器頻率響應(yīng)仿真結(jié)果Fig.7 Simulated frequency response of the filter

圖8為濾波器輸出信號總諧波失真隨著輸入信號變化的仿真結(jié)果.圖9為濾波器在帶寬為3.1 GHz時在截止頻率處獲得的輸入三階交調(diào)截取點(IIP3)的仿真結(jié)果，輸入三階交調(diào)截取點為13 dBm.

圖8 在2/3截止頻率處的總諧波失真仿真結(jié)果Fig.8 Simulated total harmonic distortion at 2/3 cutoff frequency

圖9 輸入三階交調(diào)截取點仿真結(jié)果Fig.9 Simulated input-referred third-order intercept point

本文中的濾波器與其他參考文獻(xiàn)性能比較如表1所示.本文中的濾波器突破了Nauta濾波器的帶寬調(diào)節(jié)范圍限制，在消耗有限的功耗和面積的情況下本文的濾波器實現(xiàn)了超過3 GHz的最大帶寬和大于100倍帶寬可調(diào)范圍，并且達(dá)到良好的信噪比.

表1 濾波器性能對比Tab.1 Performance comparison with other works

4 結(jié)論

本文基于SMIC 0.13μm CMOS工藝設(shè)計了一款適用于高速硬盤讀取電路的大范圍可調(diào)寬帶低通濾波器.通過分析傳統(tǒng)濾波器架構(gòu)的優(yōu)缺點，本文提出了一種新的大范圍可調(diào)低通濾波器架構(gòu).本文詳細(xì)分析了該架構(gòu)的工作原理以及核心電路設(shè)計，并針對寬帶濾波器測試的特點設(shè)計了相應(yīng)的測試電路.仿真結(jié)果表明，本文中的濾波器在最大功耗不高于35 mW的條件下，實現(xiàn)了3 GHz以上的最大帶寬和大于100倍的頻率可調(diào)范圍，并且其信噪比達(dá)到56.5 dB.

［1］Sun D，Xotta A，Abidi A A.A 1 GHz CMOSanalog front-end for a generalized PRML read channel［J］.IEEE Journal of Solid-State Circuits，2005，40(11):2275-2285.

［2］Baranauskas D，Zelenin D，Bussmann M，et al.A 1.6-3.2-GHz sixth-order+13.1-dBm OIP3 linear phase gm-Cfilter for fiber-optic EDCreceivers［J］.IEEE Transactions on Microwave Theory and Techniques，2010，58(5):1314-1322.

［3］Ru Z，Klumperink E A M，Saavedra CE，et al.A 300-800 MHz tunable filter and linearized LNA applied in a low-noise harmonic-rejection RF-sampling receiver［J］.IEEE Journal of Solid-State Circuits，2010，45(5):967-978.

［4］Terada T，Yamawaki T，Kokubo M，et al.100-1000 MHz cutoff frequency，0-12 dB boost programmable gm-C filter with digital calibration for HDD read channel［C］∥IEEE European Solid-State Circuits Conference.Athens，Greece:IEEE press，2009:108-111.

［5］Laxminidhi T，Prasadu V，Pavan S.Widely programmable high-frequency active RCfilters in CMOStechnology［J］.IEEE Transactions on Circuits and Systems I:Regular Papers，2009，56(2):327-336.

［6］Houfaf F，Egot M，Kaiser A，et al.A 65nm CMOS1-to-10GHz tunable continuous-time low-pass filter for highdata-rate communications［C］∥IEEE Solid-State Circuits Conference.San Francisco，USA:IEEE press，2012:362-364.

［7］Pavan S，Tsividis Y，Nagaraj K.Widely programmable high-frequency continuous-time filters in digital CMOS technology［J］.IEEE Journal of Solid-State Circuits，2000，35(4):503-511.

［8］Nauta B.CMOSVHF transconductance-Clowpass filter［J］.Electronics Letters，1990，26(7):421-422.

［9］Saint C，Saint J.Nauta B.ICmask design:essential layout techniques［M］.New York:McGraw-Hill，2002.