一種新的SPICE BSIM3v3 HCI可靠性模型的建立及參數(shù)優(yōu)化

禹玥昀,林 宏*,趙同林,狄光智,石艷玲

(1.西南林業(yè)大學(xué)計(jì)算機(jī)與信息學(xué)院,昆明 650224;2.華東師范大學(xué)信息科技與技術(shù)學(xué)院,上海 200062)

?

一種新的SPICE BSIM3v3 HCI可靠性模型的建立及參數(shù)優(yōu)化

禹玥昀1,林 宏1*,趙同林1,狄光智1,石艷玲2

(1.西南林業(yè)大學(xué)計(jì)算機(jī)與信息學(xué)院,昆明 650224;2.華東師范大學(xué)信息科技與技術(shù)學(xué)院,上海 200062)

研究中提出了用于描述HCI(熱載流子注入)效應(yīng)的MOSFET可靠性模型及其建模方法,在原BSIM3模型源代碼中針對(duì)7個(gè)主要參數(shù),增加了其時(shí)間調(diào)制因子,優(yōu)化并擬合其與HCI加壓時(shí)間(Stress time)的關(guān)系式,以寬長比為10 μm/0.5 μm 5 V的MOSFET為研究對(duì)象,在開放的SPICE和BSIM3源代碼對(duì)模型庫文件進(jìn)行修改,實(shí)現(xiàn)了該可靠性模型。實(shí)驗(yàn)表明,該模型的測量曲線與參數(shù)提取后的I-V仿真曲線十分吻合,因而適用于預(yù)測標(biāo)準(zhǔn)工藝MOS器件在一定工作電壓及時(shí)間下性能參數(shù)的變化,進(jìn)而評(píng)估標(biāo)準(zhǔn)工藝器件的壽命。

SPICE模型;BSIM3v3模型;熱載流子注入(HCI);可靠性;參數(shù)

VLSI工藝技術(shù)向納米量級(jí)不斷推進(jìn),MOS器件的溝道長度、結(jié)深和柵氧厚度等參數(shù)等比例縮小,而在I/O等電路中,電源電壓未能等比例縮小將給MOSFET帶來更為嚴(yán)重的HCI效應(yīng)。熱載流子注入在Si-SiO2界面處及在柵氧中產(chǎn)生大量缺陷,這將會(huì)使MOS器件的驅(qū)動(dòng)能力隨著工作時(shí)間的不斷增加而降低,從而使其閾值電壓、遷移率等參數(shù)不斷漂移,最終導(dǎo)致MOS器件失效。

科研人員已經(jīng)提出一些HCI壽命評(píng)估模型,例如:Isub/Id模型(胡模型)[1],Vd模型,襯底電流模型[1-2]。這些模型都是在可靠性工程師建立的失效標(biāo)準(zhǔn)下,根據(jù)測得的器件參數(shù)退化量與應(yīng)力時(shí)間確定在相應(yīng)應(yīng)力條件下的器件壽命,找到器件壽命與某種應(yīng)力變量的線性關(guān)系,定出所需的常數(shù),從而外推獲得器件正常工作條件下的壽命。應(yīng)用這些模型可以推算出器件壽命,但無法表征在HCI退化過程中器件電學(xué)性能參數(shù)隨時(shí)間的變化。本文提出的基于BSIM3的HCI可靠性模型,不僅能夠像普通的SPICE模型那樣評(píng)估沒有使用過的器件的性能隨工作時(shí)間的變化,而且還能夠像壽命模型那樣去評(píng)估器件的壽命。研究中對(duì)器件施加HCI加速測試,根據(jù)器件在施加一定偏壓下隨工作時(shí)間的延長Vth變大,Idsat、Idlin、Gmax下降的特性[3-4],在MOS器件原BSIM3v3模型基礎(chǔ)上考慮器件特性隨HCI衰變及與工作時(shí)間的關(guān)系,提出7個(gè)與時(shí)間相關(guān)的參數(shù)進(jìn)行優(yōu)化,添加了一系列與HCI相關(guān)的調(diào)制因子,得到了能夠表征性能參數(shù)隨工作時(shí)間變化的器件模型[5]。

本文中,所有的測量數(shù)據(jù)是使用ICCAP2008和S300探針臺(tái)測試獲得。7個(gè)等式以及它們的37個(gè)時(shí)間調(diào)制因子被編譯然后被嵌入到開放的SPICE和BSIM3v3源代碼中,生成的新的仿真器可以被ICCAP2008調(diào)用,在這個(gè)系統(tǒng)中優(yōu)化和仿真新的BSIM3v3 SPICE模型。得到的IV曲線的仿真曲線和測量曲線擬合得非常好,因此成功的建立了一個(gè)基于BSIM3v3的SPICE可靠性模型。

1 原BSIM3v3模型因子分析

本文研究中選取了寬長比為10 μm/0.5 μm 5 V的MOSFET,依據(jù)可靠性測試中加壓測試的方法,實(shí)際工作中分別施加5.8 V、6.2 V、6.4 V、6.6 V偏壓,在10～50 000 s時(shí)間段內(nèi)進(jìn)行HCI加速測試,圖1所示為6.2 V偏壓下加速測試后,測量數(shù)據(jù)與采用原BSIM3v3模型在ICCAP中的仿真結(jié)果比較,圖中實(shí)線為仿真結(jié)果,方塊為測量值。圖中給出了加速測試時(shí)間t分別為10 s、1000 s、5000 s、10000 s、20000 s、50000 s等值時(shí),MOSFET對(duì)應(yīng)的輸出特性曲線,從圖中可以清楚的看到,10 s、1000 s仿真曲線能夠很好的擬合,但隨著時(shí)間的增加測量數(shù)據(jù)漏電流(Id)值漸漸減小,而BSIM3v3表征的仍然是初始時(shí)間的值,模擬結(jié)果漸漸偏離了測量值。

這是因?yàn)樵瑽SIM3v3模型沒有考慮器件性能隨工作時(shí)間延長、HCI效應(yīng)日益顯著而產(chǎn)生的退化。如圖2所示,考慮HCI效應(yīng)后,MOS晶體管可以等效成一個(gè)普通的晶體管在漏端串聯(lián)一個(gè)可變電阻、源漏兩端間并聯(lián)一個(gè)電容,電阻用于模擬熱載流子注入產(chǎn)生的界面態(tài)和陷阱缺陷,具體物理機(jī)制的解釋可以參看HISREM模型[5],而并聯(lián)的電容用于模擬MOSFET的體電荷變化效應(yīng)[7-8]。隨著加壓時(shí)間不斷增加,一方面載流子在電場中不斷獲得能量并翻越界面勢壘,形成氧化層陷阱和界面態(tài)的概率就會(huì)增大,器件性能漸漸發(fā)生了劣變,另一方面當(dāng)Vds增大,尤其是接近Vdsat時(shí),溝道下面的耗盡層厚度不再是常數(shù),體電荷密度不再是常數(shù),在HCI效應(yīng)中這種電荷在溝道分布的不均勻性將隨著加壓時(shí)間的變化,導(dǎo)致反型層電子電荷面密度改變[9],這將直接影響溝道電流,此時(shí)Idsat的計(jì)算將考慮到體電荷效應(yīng),其結(jié)果是Idsat值下降。

圖1 不同加速測試時(shí)間下寬長比為10 μm/0.5 μm MOSFET idvd曲線Vd=0～5 V@Vgs=(0.8 V～5 V)

圖2 新BSIM3v3模型示意圖

2 模型的改進(jìn)

熱載流子注入引入的氧化層電荷以及界面態(tài)是影響器件可靠性的重要因素之一。為了能夠清楚表征器件特性隨HCI效應(yīng)的變化,本文針對(duì)原BSIM3v3模型中近千模型因子[10],從主要參數(shù)開始,逐一分析,列出在HCI效應(yīng)下顯著影響器件特性的參數(shù)。最終確定了7個(gè)主要相關(guān)的參數(shù),并在原BSIM3模型源代碼中增加了HCI相關(guān)的參數(shù)并對(duì)原有模型進(jìn)行了改進(jìn),提出了7個(gè)與HCI加壓時(shí)間(Stress Time)相關(guān)的參數(shù)并進(jìn)行優(yōu)化,提取了不同加壓時(shí)間(Stress Time)下的公式描述器件在HCI應(yīng)力下器件特性隨時(shí)間的變化。

2.1 HCI效應(yīng)對(duì)閾值電壓和遷移率的影響

在BSIM3v3模型中,僅考慮體電荷效應(yīng),閾值電壓VT的表達(dá)式如式(1)所示,

(1)

其中Vth0和K1是BSIM3v3中定義的參數(shù),分別為Vbs=0時(shí)長溝道器件的閾值電壓和閾值電壓一階體效應(yīng)因子,δNP是體電荷因子,2φf為溝道表面強(qiáng)反型時(shí)的表面能,Vth0、K1這兩個(gè)參數(shù)表征了HCI效應(yīng)引起的界面態(tài)和界面缺陷,以及體電荷效應(yīng)對(duì)器件閾值電壓的影響[11]。

BSIM3v3模型中沒有考慮Vth0、K1受HCI效應(yīng)影響隨著工作時(shí)間的變化,因此原模型中的閾值電壓值不隨工作時(shí)間變化,而實(shí)際的閾值電壓值則應(yīng)隨工作時(shí)間的增加而上升,如圖3所示,給出在實(shí)際測試中Vth隨時(shí)間的變化。

針對(duì)這一情況,本文在不改變BSIM3v3原有模型結(jié)構(gòu)的基礎(chǔ)上,在Vth0和K1表達(dá)時(shí)中增加了時(shí)間調(diào)制因子,以表征其受HCI效應(yīng)影響,優(yōu)化的表達(dá)式為:

Vth0=Vth00+Vth01×tVth02+Vth03×tVth04+Vth05×ln(t)

(2)

K1=K10+K11×tK12+K13×tK14

(3)

式中:t是MOS器件加壓的時(shí)間(StressTime),Vth00、Vth01、Vth02、Vth03、Vth04、Vth05、K10、K1、K12、K13、K14等時(shí)間調(diào)制因子的取值可以通過KaleidaGraph曲線擬合得到。Vth0和K1在不同加壓時(shí)間的取值可以通過BSIMProPlus.提取得到。

BSIM3v3模型中,影響有效遷移率μeff的兩個(gè)重要參數(shù)是μ0(零偏電場下遷移率)和μc(遷移率衰減體效應(yīng)因子),本文同樣對(duì)其進(jìn)行了優(yōu)化,添加了一系列與HCI相關(guān)的時(shí)間調(diào)制因子,使其能夠表達(dá)優(yōu)化后表達(dá)式為:

μ0=μ00+μ01×tμ02+μ03×tμ04+μ05×ln(t)

(4)

μc=μc0+μc1×t+μc2×tμc3

(5)

同理,公式中添加的各個(gè)HCI相關(guān)調(diào)制因子可由KaleidaGraph通過曲線擬合得到,μ0和μc在不同加壓時(shí)間的取值可以通過BSIMProPlus.提取得到。

2.2 體電荷效應(yīng)的調(diào)制因子

在BSIM3里面,考慮到“體電荷效應(yīng)”后Id表達(dá)式如下:

(6)

因此,本文在不改變BSIM3v3模型的基礎(chǔ)上,對(duì)與Abulk密切相關(guān)的3個(gè)參數(shù):A0(體硅電荷效應(yīng)的溝道長度調(diào)制參數(shù))、Ags(體硅電荷效應(yīng)的柵偏壓調(diào)制參數(shù))、Keta(體硅電荷效應(yīng)的體硅偏壓調(diào)制參數(shù))進(jìn)行了優(yōu)化,添加了其與HCI相關(guān)的時(shí)間調(diào)制因子,其表達(dá)式修正為:

A0=A00+A01×tA02+A03×tA04+A05×ln(t)

(7)

Ags=Ags0+Ags1×tAgs2+Ags3×tAgs4+Ags5×ln(t)Ags6

(8)

Keta=Keta0+Keta1×t+Keta2×ln(t)

(9)

同理,公式中添加的各個(gè)HCI相關(guān)調(diào)制因子可由KaleidaGraph通過曲線擬合得到,A0、Ags和Keta在不同加壓時(shí)間的取值可以通過BSIMProPlus.提取得到。

3 模型的實(shí)現(xiàn)及比對(duì)

如上述分析,在開放的SPICE和BSIM3v3庫源代碼中修改原模型中與HCI密切相關(guān)的上述7個(gè)參數(shù),即Vth、K1、μ0、μc、A0、Ags、Keta,增加時(shí)間調(diào)制因子。然后在WINDOWSXP下使用VisualStudioC++將SPICE與BSIM3v3庫編譯連接為仿真器(可執(zhí)行文件),在ICCAP2008中設(shè)置該仿真器為軟件系統(tǒng)可用的仿真器,從而對(duì)器件測量數(shù)據(jù)進(jìn)行提取,針對(duì)提取的參數(shù)進(jìn)行仿真,得到改進(jìn)模型的Vth、Gax、Idlin、Idsat、I-V曲線等電學(xué)特性?？紤]到本文是描述HCI效應(yīng)引起的器件可靠性的模型,本文稱之為可靠性模型。

圖4是使用該基于BSIM3v3的修正HCI的可靠性模型仿真后,寬長比為10μm/0.5μmMOSFET對(duì)應(yīng)的輸出特性曲線的測量值和仿真曲線對(duì)比。加速測試時(shí)間t分別為10s、1 000s、5 000s、10 000s、20 000s、50 000s等值時(shí),圖中實(shí)線為仿真曲線,方塊為測量值,與未修正的BSIM3v3仿真結(jié)果圖1相比,各加速測試時(shí)間下,得到的可靠性模型的仿真結(jié)果與測量結(jié)果均非常吻合,且改進(jìn)的模型能精確描述Vth隨時(shí)間的變化,如圖5,圖中實(shí)線為仿真曲線,虛線為測量曲線。

圖6、圖7分別給出Idsat和Idlin隨器件工作時(shí)間變化的仿真結(jié)果和測量值比較,圖8是Gmax隨時(shí)間的變化,可以看到仿真結(jié)果能較準(zhǔn)確的描述器件性能參數(shù)的變化趨勢。該可靠性模型在可靠性失效評(píng)估中可以根據(jù)可靠性工程師總結(jié)的失效標(biāo)準(zhǔn),根據(jù)Vth、Idsat、Idlin、Gmax等值的退化量來評(píng)估器件的壽命。而集成電路工程師則可以根據(jù)該模型精確預(yù)言器件在一定工作電壓及其時(shí)間下電學(xué)特性發(fā)生的劣變,從而達(dá)到進(jìn)行可靠性設(shè)計(jì)的目的。

圖4 不同加速測試時(shí)間下寬長比為10 μm/0.5 μm MOSFETIdVd曲線 Idvd Vd=0 V～5 V@Vgs=(0.8 V～5 V)

圖5 Vth隨時(shí)間變化的測量仿真值對(duì)照

圖6 Idlin隨時(shí)間的變化

圖7 Idsat隨時(shí)間的變化

圖8 Gmax隨時(shí)間的變化

4 結(jié)論

本文提出的基于BSIM3v3的可靠性模型在可靠性研究和建模之間架起了一座橋梁。在本文中提出了7個(gè)與加壓時(shí)間(Stress Time)相關(guān)的參數(shù)并進(jìn)行優(yōu)化,提取了不同加壓時(shí)間(Stress Time)下的公式,將7個(gè)公式以及他們的37個(gè)時(shí)間調(diào)制因子優(yōu)化并嵌入到BSIM3v3源代碼中。使用該模型不僅能夠在可靠性工程師總結(jié)出的失效標(biāo)準(zhǔn)基礎(chǔ)上評(píng)估器件的壽命,而且能夠像普通SPICE模型為集成電路設(shè)計(jì)工程師預(yù)測未工作過的器件電學(xué)特性一樣預(yù)測在一定的偏壓條件下施加不同偏壓時(shí)間過程之后的器件電學(xué)特性。在BSIM3 SPICE模型基礎(chǔ)上建立HCI可靠性模型完全符合目前業(yè)界最近廣泛提倡的DFR(Design For Reliability)理念,無論對(duì)于提高集成電路產(chǎn)品的可靠性進(jìn)而提升成品率亦或是降低整個(gè)芯片設(shè)計(jì)的風(fēng)險(xiǎn)與成本而言都意義重大。

[1]Hu Chengming,Senior Member. Hot-Electron-Induced MOSFET Degradation-Model,Monitor,and Improvement[J]. IEEE Transactions on Electron Device,1985,ED-32(2).

[2]Norio Koike,Kenichiro Tatsuuma. A Drain Avalanche Hot Carrier Lifetime Model for n-and p-Channel MOSFETs[J]. IEEE Transactions on Device and Materials Reliability,2004,4(3):1146-1148.

[3]Li Xiaojun,Qin Jin,Joseph B Bernstein,et al. A New SPICE Reliability Simulation Method for Deep Sub micrometer CMOS VLSI Circuits[J]. IEEE Transactions on Device and Materials Reliability,2006,6(2):1249-1251.

[4]Ren Z,Hu S J,Shi Y L,et al. Optimization of BSIM3 I-V Model for Double Diffused Drain HVMOSFET[C]//8th Int Conf Solid-State Integr-Circuit Technol. (ICSICT),2006:1349-1351.

[5]Xu Jiayi,Shi Yanling. An Optimized Scalable BSIM Macro Model for HVDouble-Diffused Drain MOSFET I-V Characteristics[J]. IEEE Transactions on Power Electronics,2008,23(2):1049-1051.

[6]Nam Hwang,Leonard Forbes. Hot-Carrier Induced Series Resistance Enhancement Model(HISREM)of nMOSFET’S for Circuit Simulation and Reliability Projections[J]. Micro Electron Reliab,2012,35(2):225-239.

[7]Liu Zhihong,Zhang Weiquan,Mu Fuchen. Build-in Reliability Analysis for Circuit Design in the Nanometer Technology Era[J]. IEEE International Conference on Integrated Circuit Design and Technology,2004:2219-2221.

[8]Liao P J,Chia Lin Chen,Young J W. A New on-State Drain-Bias TDDB Lifetime Model and HCI Effect on Drain-Bias TDDB of Ultra Thin OXIDE[C]//IEEE CFP08RPS-CDR 46th Annual International Reliability Physics Symposium,Phoenix,2008:849-851.

[9]Luo Yuhao,et al. Mechanism and Modeling of PMOS NBTI Degradation with Drain Bias[J]. IEEE Proc. IRPS,2007:264.

[10]Nigam T,Parameshwaran B,Krause G. Accurate Product Lifetime Predictions Based on Device-Level Measurements,Physics Symposium,Montreal[C]//IEEE CFP09RPS-CDR 47th Annual International Reliability,2009:1119-1121.

[11]Wen-Shiang Liao,Yie-Gie Liaw,Mao-Chyuan Tang,et al. Investigation of Reliability Characteristics in NMOS and PMOS FinFETs[J]. IEEE Electron Device Letters,2008,29(7):2049-2051.

[12]Sim Poh Ching,Chu Tsui Ping,Yook Hyung Sun. X-FAB Sarawak Sdn. Bhd,Studies of the critical LDD area for HCI improvement,ICSE 2008 Proc,Johor Bahru,Malaysia,2008:1749-1751.

禹玥昀(1984-),女,漢族,云南鳳慶人,2010年畢業(yè)于華東師范大學(xué),獲碩士學(xué)位,現(xiàn)就職于云南省西南林業(yè)大學(xué)計(jì)算機(jī)與信息學(xué)院,主要研究方向半導(dǎo)體材料與器件。

ANewSPICEBSIM3v3HCIReliabilityModelofMOSFETandParameterOptimization

YUYueyun1,LINHong1*,ZHAOTonglin1,DIGuangzhi1,SHIYanling2

(1.College of Computer and Information,Southwest Forest University,Kunming 650224 China;2.School of Information Science and Technology,East China Normal University,Shanghai 200062,China)

An innovative modeling method is presented for describing BSIM3v3 SPICE reliability model of MOSFET due to hot carrier injection. Seven main parameters associated with HCI are optimized in Original BSIM3v3 source code,and increased their relevant time modulating coefficient which can be acquired seven equations. In this work,5 V operating voltage nMOSFET with 10 μm gate length and 0.5 μm gate width is prepared. TheI-Vsimulation curve after parameters extraction fit the measured results very well,so an accurate new model of MOSFETs reliability model is achieved. Using the BSIM3v3 SPICE reliability model,the typicalIdsat,Vth,Idlin,Gmaxdegradation as a function of stress time is plotted(achieved)and the lifetime of MOSFETs can be evaluated.

MOSFET;HCI;reliability;SPICE model;BSIM3v3 model

2013-01-10修改日期:2014-05-14

TN304.02

:A

:1005-9490(2014)06-1049-05

10.3969/j.issn.1005-9490.2014.06.008