單端反激有源鉗位和同步整流技術(shù)研究

桑 泉,涂俊杰,許育林

(北方通用電子集團(tuán)第214研究所,江蘇 蘇州 215163)

?

單端反激有源鉗位和同步整流技術(shù)研究

桑 泉*,涂俊杰,許育林

(北方通用電子集團(tuán)第214研究所,江蘇 蘇州 215163)

有源鉗位技術(shù)通常只在正激DC/DC功率電源拓?fù)浣Y(jié)構(gòu)中?，F(xiàn)介紹有源鉗位和同步整流技術(shù)在反激拓?fù)浣Y(jié)構(gòu)中的應(yīng)用及研究。通過有源鉗位和同步整流應(yīng)用到反激式拓?fù)渲械脑碓O(shè)計(jì)技術(shù),以及厚膜和模塊立體混裝技術(shù),以達(dá)到電源高效率和高功率密度的目的。通過5 V/20 W電源樣品設(shè)計(jì)和組裝以及模擬試驗(yàn),電源樣品功率密度達(dá)50.8 W/inch3,效率為89.2%,紋波為43 mV。試驗(yàn)樣品證明反激式有源鉗位和同步整流技術(shù)是提高中小功率隔離電源功率密度的最有效技術(shù)途徑。

電源技術(shù);反激有源鉗位;同步整流;功率密度

在隔離DC/DC電源常規(guī)拓?fù)渲?主功率開關(guān)管約占總損耗40%,輸出整流器約占總損耗45%,變壓器等磁性元件損耗約占總損耗的10%,其它部分的損耗約占5%?？梢?主開關(guān)管的損耗和輸出整流器的損耗占比例之和就為總損耗的85%。常規(guī)輸出整流器是肖特基功率二極管,在電源輸出大電流時(shí),就有較大的前向壓降,從而功率損耗較大。為解決輸出整流器損耗大的問題,業(yè)界提出同步整流這一概念。應(yīng)用有源鉗位技術(shù)后,主開關(guān)管降低了關(guān)斷電壓尖峰和導(dǎo)通尖峰,從而降低了主開關(guān)管的功率損耗。反激拓?fù)渲兄挥幸粋€(gè)輸出整流管和多個(gè)輸出電容,和其它拓?fù)浔容^是元器件最少的一種拓?fù)?所以研究和探討反激式有源鉗位和同步整流技術(shù)對提高DC/DC開關(guān)電源功率密度具有重要意義。

1 同步整流概念

所謂同步整流是指開關(guān)MOSFET管和整流二極管開關(guān)同步。當(dāng)整流二極管正向開啟時(shí),開關(guān)MOSFET管也由同步驅(qū)動(dòng)信號驅(qū)動(dòng)開啟;當(dāng)整流二極管反向關(guān)閉時(shí),開關(guān)MOSFET管也由同步驅(qū)動(dòng)信號驅(qū)動(dòng)關(guān)閉[8]。因同步開關(guān)MOSFET管導(dǎo)通

電阻小到幾個(gè)mΩ,10 A的電流流過時(shí),也只有小于0.1 V的正向壓降,和肖特基二極管壓降0.5 V左右比,具有較小的正向壓降,大大降低了整流器的功率損耗,從而提高了電源轉(zhuǎn)換的總效率[1]。反激同步整流示意圖如圖1所示。

圖1 反激同步整流示意圖

2 有源鉗位概念

圖3 反激式有源鉗位和同步整流芯片驅(qū)動(dòng)方式

有源鉗位拓?fù)浣Y(jié)構(gòu)是在開關(guān)電源主開關(guān)管漏極端連接一個(gè)幾十nF的高壓小電容,電容再通過小功率MOSFET開關(guān)管連接到輸入電源上或輸入電源地線上[5]。當(dāng)電源工作,主開關(guān)管導(dǎo)通后關(guān)斷時(shí),漏極關(guān)斷瞬間,關(guān)斷波形的瞬間尖峰和高次諧波通過電容藕合到電源上,達(dá)到開關(guān)管漏極電壓鉗位的目的,使主開關(guān)管關(guān)斷損耗減到最小,從而降低開關(guān)電源主開關(guān)管的功率損耗[1]。有源鉗位拓?fù)涫疽鈭D如圖2所示。

圖2 有源鉗位拓?fù)涫疽鈭D

3 同步整流驅(qū)動(dòng)方式

3.1 同步整流次邊芯片驅(qū)動(dòng)方式

同步整流次邊芯片驅(qū)動(dòng)方式如圖3所示。

圖3中,原邊是有源鉗位驅(qū)動(dòng)方式。次邊N1是同步整流芯片IR1167AS,V2是同步整流開關(guān)管,T1是反激式功率主變壓器。芯片IR1167AS的VD和VS腳是同步信號選取輸入端,能反應(yīng)1 mV的電壓變化。IR1167AS的供電電路由圖中的變壓器繞組3、V3、R7、C1、R8構(gòu)成。繞組3和繞組1的匝比為1∶1,R8和IR1167AS內(nèi)部電壓調(diào)節(jié)器,形成VCC供電電壓為12 V～18 V,R8設(shè)計(jì)為2 kΩ,保證IR1167AS最低供電電流為2 mA。通過一電阻R5可編程設(shè)計(jì)最小開通時(shí)間,tmin=190 ns～3.6 μs。OVT腳接GND,此方式在輸出電流連續(xù)模式、臨界模式和斷續(xù)模式都能穩(wěn)定工作。通過設(shè)置OVT端接GND,設(shè)計(jì)VD和VS之間的關(guān)斷電壓電平約-3.5 mV[2]。

3.2 同步整流次邊電流傳感驅(qū)動(dòng)方式

同步整流次邊電流傳感驅(qū)動(dòng)方式如圖4所示。

圖4 反激式有源鉗位同步整流電流傳感驅(qū)動(dòng)

圖4中,T2為電流傳感器,初級采用1匝,次級采用n匝,T2次級匝數(shù)確定次級峰值電流。當(dāng)反激輸出為臨界模式時(shí),T2初級電流峰值等于3Io/(1-D),D為主開關(guān)導(dǎo)通占空比,Io為輸出平均電流。則次級峰值電流等于3Io/n(1-D)。次級峰值電流和采樣電阻之積等于0.7 V時(shí),同步整流觸發(fā)開啟。采樣電阻一般取10 Ω左右。圖中,則次級峰值電流為70 mA時(shí),同步整流開啟。如果設(shè)計(jì)輸出平均電流為Io=500 mA時(shí),同步整流開啟,占空比假設(shè)為20%,那么初級峰值電流為1 875 mA左右,T2次級匝數(shù)n就等于27左右[4]。

4 反激有源鉗位和同步整流設(shè)計(jì)實(shí)例

4.1 電路原理設(shè)計(jì)和計(jì)算

擬設(shè)計(jì)一款隔離DC/DC開關(guān)電源,要求輸入電壓范圍:18 V～36 V;輸出5 V/4 A;典型輸出轉(zhuǎn)換效率為90%;典型輸出紋波50 mV(20 MHz帶寬);外形標(biāo)稱尺寸為31.8 mm×20.3 mm×10.2 mm。功率密度達(dá)50 W/inch3。

“UPS不斷增設(shè)中歐鐵路站點(diǎn)，升級鐵路貨運(yùn)服務(wù)，積極響應(yīng)了中國新絲綢之路的政策。沿線國家正在源源不斷地參與到與中國的跨境貿(mào)易當(dāng)中，UPS憑借其多元化的服務(wù)組合和全球業(yè)務(wù)觸點(diǎn)，協(xié)助企業(yè)有效地平衡供應(yīng)鏈，確?？蛻舻倪\(yùn)輸需求在正確的軌道運(yùn)行。”UPS亞太區(qū)總裁羅斯·麥卡洛補(bǔ)充道。

采用常規(guī)反激拓?fù)浠蛘ね負(fù)?效率和功率密度都達(dá)不到指標(biāo)要求。設(shè)計(jì)采用反激有源鉗位加同步整流拓?fù)浣Y(jié)構(gòu),同步整流驅(qū)動(dòng)信號采用電流傳感觸發(fā)方式,電路拓?fù)涫疽鈭D見圖5所示。

圖5中,有源鉗位控制器采用LM5026有源鉗位控制芯片。T1、V9、V10和控制器構(gòu)成反激式有源鉗位拓?fù)?R4,R5構(gòu)成最大占空比控制電路;RT為驅(qū)動(dòng)重疊時(shí)間可編程電阻;T3構(gòu)成輸入電流檢測電路;T2構(gòu)成同步整流驅(qū)動(dòng)信號觸發(fā)電路;V3、V4構(gòu)成同步整流開關(guān)電路。

首先,進(jìn)行反激變壓器T1選型設(shè)計(jì)。輸入電壓16 V～40 V;效率按70%;輸入功率Pi就是28.6 W;輸出功率Po就是20 W;開關(guān)頻率設(shè)定380 kHz;ΔB=0.10 T;電流密度J=9 A/mm2;PST/K為電壓平均值時(shí)的變壓器容量;D為最大占空比取0.5;Ae×Aw為磁芯有效截面積和窗口有效截面積之積;Kw為窗口系數(shù)。計(jì)算公式如下[2]:

PST/K=(Pi+Po)×D=48.6×0.5=24.3

Ae×Aw=(PST/K)×(106)/f×ΔB×J×Kw)

=24.3×106/380×103/0.10/9/0.8=88.8 mm2

自定制磁芯EIR14.5/5/4.9-A100的Ae×Aw=19.625×5.77=113.2 mm2(磁芯長14.5 mm,寬5 mm,高度4.9 mm),113.2 mm2大于88.8 mm2,所以自制磁芯滿足變壓器功率容量。

其次,進(jìn)行反激式變壓器T1參數(shù)計(jì)算。磁芯選EIR14.5/5/4.9-A100,最大輸出功率按22 W計(jì)算,最大占空比為0.5,頻率按380 kHz。

原邊電流(峰峰值)IPK:[3]

最大占空比Dmax預(yù)設(shè)為0.5,最大輸出功率PO設(shè)為22 W。

初級電感量Lp:

驗(yàn)證

=21.9 W

大于輸出的20 W,可行。

初級圈數(shù)Np:(AL取100 nH)

次級圈數(shù)Ns1:

計(jì)算(5.3×0.5/18×0.5)×(7)=2.06匝;Ns1取2匝。次級供電繞組Ns2:

由于供電繞組Ns2要提供同步整流驅(qū)動(dòng)電壓10 V,因此Ns2取4匝。

設(shè)計(jì)輸入電流檢測電路。根據(jù)控制器CS腳的關(guān)斷電壓值為0.5 V,選取采樣電阻為10 Ω左右,則T3的次邊電流峰值設(shè)計(jì)為0.05 A,根據(jù)原邊電流峰值最大4.9 A電流,T3原邊為0.5匝,次邊設(shè)計(jì)應(yīng)為50匝,磁芯選擇小型鐵氧體磁環(huán),電感系數(shù)為400 μH以上。初級漆包線直徑取0.5 mm左右,次級漆包線直徑取0.1 mm左右[6]。

設(shè)計(jì)同步整流驅(qū)動(dòng)信號觸發(fā)電路的變壓器T2。圖5中,取樣電阻R1取20 Ω,取樣開啟電壓0.7 V左右,則取樣峰值電流為35 mA。設(shè)定原邊峰值電流1 A時(shí),同步整流開啟。則匝比n為29,初級為1匝時(shí),次級匝數(shù)約為29匝。初級漆包線直徑取0.5 mm左右,次級漆包線直徑取0.1 mm左右[7]。電路原理圖如圖5所示[9-10]。

4.2 電路模擬試驗(yàn)波形

在典型輸入24 V的情況下,V9的漏極波形圖見圖6。V9的漏極波形圖是有源鉗位漏極波形,有源鉗位開關(guān)管V10防止V9的漏極關(guān)斷反激電壓過高,降低了V9漏極的電壓應(yīng)力,提高了電路可靠性。

圖5中變壓器T1副邊3通過整流管V2、R6、C4以及R7、V5構(gòu)成同步整流供電電壓Vc1,電壓為直流10 V。在典型輸入24 V的情況下,Vc1電壓波形見圖7。

圖7 Vc1供電電壓波形圖(Vg驅(qū)動(dòng)波形在通道2上;V3d波形在通道1上)

在典型輸入24 V的情況下,V3的漏極波形和V3的柵極驅(qū)動(dòng)波形如圖8所示。Vc2波形為電流傳感器T2感應(yīng)電壓波形,見圖9所示。當(dāng)V3的漏極開始從源極到漏極過電流開始時(shí)刻,Vc2波形就由低電平開始上升到最大電流峰值,當(dāng)超過0.6 V左右時(shí),開關(guān)管V6和V7導(dǎo)通,V3的柵極驅(qū)動(dòng)電壓波形如Vg波形,驅(qū)動(dòng)同步整流管V3開啟,從而實(shí)現(xiàn)了同步整流功能。

圖8 V3d和Vg波形對比圖

圖9 Vc2電流傳感器感應(yīng)的電壓波形圖

4.3 產(chǎn)品設(shè)計(jì)結(jié)果

按本文圖5電路圖設(shè)計(jì)的試驗(yàn)PCB板,通過模擬測試,測試結(jié)果如下:

輸入電壓24 V;輸出5.03 V;輸出電流4.1 A;測試輸出轉(zhuǎn)換效率為89.2%;20 MHz帶寬條件下,典型輸出電壓紋波噪聲為43 mVP-P;功率密度為50.8 W/inch3。

電路樣品研制組裝過程:主要通過設(shè)計(jì)多層PCB基板和單層陶瓷基板組裝技術(shù)。PCB尺寸為29.5 mm×18.0 mm×0.6 mm;PCB雙面布板;變壓器采用磁芯EIR14.5/5/4.9-A100,磁芯繞組采用13層PCB布線繞組,制作好的變壓器外形尺寸為14.5 mm×7 mm×4.9 mm;采用的金屬外殼的外形標(biāo)稱

尺寸為31.8 mm×20.3 mm×10.2 mm,底座厚度1.2 mm,側(cè)壁厚0.9 mm。電路結(jié)構(gòu)設(shè)計(jì),底層采用厚度0.6 mm的陶瓷基板布板,陶瓷基板流出變壓器位置,變壓器直接粘到底座上,開關(guān)管,整流管布局在陶瓷基板上。PCB板組裝后壓接在變壓器上面,PCB板正面的器件高度不要超過3 mm;PCB背面除變壓器位置外,組裝的器件和陶瓷基板上器件的總厚度不超過4.3 mm,據(jù)此注意器件布局。所有表貼器件采用了微型封裝,最后采取平行縫焊氣密封裝技術(shù)。最終試驗(yàn)產(chǎn)品的外形尺寸為31.8 mm×20.3 mm×10.2 mm,公差為±0.2 mm。試驗(yàn)樣品的功率密度達(dá)50.8 W/inch3,在輸出為20 W左右的DC/DC電源中,算屬于高功率密度。

5 總結(jié)

本文介紹單端反激有源鉗位和同步整流電源設(shè)計(jì)技術(shù)、試驗(yàn)結(jié)果和樣品加工研制過程。反激式DC/DC電源采用有源鉗位和同步整流技術(shù),成本增高了,調(diào)試復(fù)雜,只有DC/DC電源設(shè)計(jì)高要求的情況下才加以應(yīng)用。有源鉗位和同步整流設(shè)計(jì)應(yīng)用時(shí),不光電路原理設(shè)計(jì)正確就可以了,需要在版圖布版布局合理,版圖電磁兼容性設(shè)計(jì)合理的情況下,認(rèn)真調(diào)試,才能最終成功。通過本電路的理論分析和試驗(yàn)數(shù)據(jù)可知,單端反激式電源增加有源鉗位和同步整流技術(shù),雖然成本增加了,但提高了電源轉(zhuǎn)換效率拓?fù)?降低了輸出電壓紋波噪聲,提高了集成度和功率密度,同時(shí)提高了DC/DC電源的可靠性,對DC/DC電源設(shè)計(jì)技術(shù)具有較好的促進(jìn)和補(bǔ)充作用。

[1]何希才. 新型開關(guān)電源設(shè)計(jì)與應(yīng)用[M]. 北京:科學(xué)出版社,2001:151-158.

[2]黃濟(jì)青. 通信高頻開關(guān)電源[M]. 北京:機(jī)械工業(yè)出版社,2004:26-31.

[3]Marty Brown. 開關(guān)電源設(shè)計(jì)指南[M]. 徐德鴻,沈旭,楊成林,等譯. 北京機(jī)械工業(yè)出版社,2005.

[4]謝小高,張軍明,錢照明. 基于新型同步整流驅(qū)動(dòng)方案的綠色電源[J]. 電工技術(shù)學(xué)報(bào),2007,22(3):96-101.

[6]陳小敏,黃聲華,萬山明. 基于UC3843的反激式開關(guān)電源反饋電路的設(shè)計(jì)[J]. 電源技術(shù)應(yīng),2006,23(5):38-39.

[7]陳懿,童朝南,韓建軍. 采用UC3844的反激式開關(guān)電源反饋回路的改進(jìn)與設(shè)計(jì)[J]. 電子技術(shù)應(yīng)用,2008(6):74-77.

[8]Marcos Prudente,LucianoLPfitscher,Gustavo Emmendoerfer,EduardoFRomaneli,Roger Gules. VoltageMultiplier Cells Applied to Non-Isolated DC-DC Converts[J]. IEEE Transactions on Power Electronics,2008,23(2):871-887.

[9]Wang Dong,He Xiangning,Zhao Rongxiang. ZVT Interleaved Boost Converters with Built-In Voltage Doubler and Current Auto-Balance Characteristic[J]. IEEE Transactions on Power Electronics,2008,23(6):2847-2584.

[10]陳敏,吳金. 采用ZVS條件控制的DC-DC同步整流技術(shù)[J]. 電子器件,2004(3):12-14.

桑泉(1971-),男,漢族,安徽省界首市人。中國兵器工業(yè)集團(tuán)第二一四研究所蘇州研發(fā)中心高級工程師,電源主任設(shè)計(jì)師。研究方向?yàn)楦綦xDC/DC開關(guān)電源混合集成技術(shù)、ZCS/ZVS控制技術(shù)等,sq214@163.com;

涂俊杰(1985-),男,河南省信陽市人,助理工程師,研究方向?yàn)镈C/DC開關(guān)電源混合集成技術(shù)等,junjie0130@sina.cn;

許育林(1979-),男,湖北省武漢市人,工程師,研究方向?yàn)榭刂葡到y(tǒng)與設(shè)計(jì)開發(fā)等,xyl4201@126.com。

StudyofActiveClampandSynchronousRectifyingTechniquesinSingleoutofFlybackTopology

SANGQuan*,TUJunjie,XUYulin

(The Research Institute 214 of China North General Electronics Group,Suzhou Jiangsu 215163,China)

The active clamp techniques is usually used in the forwad topology of DC/DC power supply. Study of active clamp and synchronous rectifying techniques in single out of flyback topology is introduced. By means of principle,designing of active clamp and synchronous rectifying techniques apply to single out of flyback topology,mixed assembling techniques of thick flim and modules to achieve the purpose of high efficiency and high power density. By the 5 V/20 W power sample machining and simulation testing,power density of the power sample is 50.8 W/inch3,power efficiency of the power sample is 89.2%,nose ripple of the power sample is 43 mV. The power sample proves that this techniques is efficient apptoaches to increase the power density of isolation DC/DC power supply.

power supply technology;flyback active clamp techniques;synchronous rectifying;power density

2014-07-04修改日期:2014-08-18

TN86

:A

:1005-9490(2014)06-1261-06

10.3969/j.issn.1005-9490.2014.06.049