基于增加數(shù)據(jù)寬度的方法提高訪(fǎng)存速度

閆庚哲

（哈爾濱理工大學(xué)軟件學(xué)院，哈爾濱150080）

基于增加數(shù)據(jù)寬度的方法提高訪(fǎng)存速度

閆庚哲

（哈爾濱理工大學(xué)軟件學(xué)院，哈爾濱150080）

低效率的訪(fǎng)存操作是限制微處理器性能提高的一個(gè)關(guān)鍵因素。因此提高訪(fǎng)存速度可以有效改善微處理器的性能。提出了一種基于增加數(shù)據(jù)寬度的方式來(lái)提高訪(fǎng)存速度的方法。通過(guò)使用多字寬存儲(chǔ)器來(lái)增加數(shù)據(jù)帶寬，降低失效開(kāi)銷(xiāo)的時(shí)鐘周期，從而達(dá)到提高訪(fǎng)存效率的目的。

數(shù)據(jù)寬度；多字寬存儲(chǔ)器；訪(fǎng)存速度

1 引 言

輸入輸出子系統(tǒng)始終是高性能計(jì)算機(jī)系統(tǒng)中的瓶頸。隨著IC制造工藝和RISC技術(shù)的發(fā)展，電路速度越來(lái)越快，指令執(zhí)行時(shí)間越來(lái)越短，雖然連接微處理器（MPU）和存儲(chǔ)器的I／O帶寬也不斷增加，但它的增長(zhǎng)速度遠(yuǎn)遠(yuǎn)趕不上微處理器和存儲(chǔ)器本身速度的增長(zhǎng)。特別是先進(jìn)的RISC技術(shù)，如超流水、超標(biāo)量和VLIW在MPU設(shè)計(jì)中的廣泛應(yīng)用，使得這一矛盾更加突出。為了解決這一問(wèn)題，常用的方法有：尋找高速元件、采用層次結(jié)構(gòu)、單體多字系統(tǒng)和多體并行系統(tǒng)等［1］。

基于增加數(shù)據(jù)寬度的方法來(lái)提高訪(fǎng)存的速度是通過(guò)使用多字寬存儲(chǔ)器來(lái)增加數(shù)據(jù)帶寬，降低失效開(kāi)銷(xiāo)的時(shí)鐘周期，從而達(dá)到提高訪(fǎng)存效率的目的。

2 相關(guān)知識(shí)

在計(jì)算機(jī)的組成結(jié)構(gòu)中，有一個(gè)很重要的部分，就是存儲(chǔ)器。存儲(chǔ)器是用來(lái)存儲(chǔ)程序和數(shù)據(jù)的部件，對(duì)于計(jì)算機(jī)來(lái)說(shuō)，有了存儲(chǔ)器，才有記憶功能，才能保證正常工作。存儲(chǔ)器的種類(lèi)很多，按其用途可分為主存儲(chǔ)器和輔助存儲(chǔ)器，主存儲(chǔ)器又稱(chēng)內(nèi)存儲(chǔ)器（簡(jiǎn)稱(chēng)內(nèi)存），內(nèi)存在電腦中起著舉足輕重的作用。因此，提高訪(fǎng)問(wèn)內(nèi)存的速度就顯得尤為重要。

2.1 Cache

Cache是計(jì)算機(jī)中經(jīng)常遇到的概念，它位于CPU與內(nèi)存之間，是一個(gè)讀寫(xiě)速度比內(nèi)存更快的存儲(chǔ)器。當(dāng)CPU向內(nèi)存中寫(xiě)入或讀出數(shù)據(jù)時(shí)，這個(gè)數(shù)據(jù)也被存儲(chǔ)進(jìn)高速緩沖存儲(chǔ)器中。當(dāng)CPU再次需要這些數(shù)據(jù)時(shí)，CPU就從高速緩沖存儲(chǔ)器讀取數(shù)據(jù)，而不是訪(fǎng)問(wèn)較慢的內(nèi)存，當(dāng)然，如需要的數(shù)據(jù)在Cache中沒(méi)有，CPU會(huì)再去讀取內(nèi)存中的數(shù)據(jù)［2］。

2.2 存儲(chǔ)器帶寬

存儲(chǔ)器帶寬（memory bandwidth）：?jiǎn)挝粫r(shí)間里存儲(chǔ)器所存取的信息量，體現(xiàn)數(shù)據(jù)傳輸速率技術(shù)指標(biāo)（位／秒，字節(jié)／秒）［3］。

存儲(chǔ)器帶寬決定了以存儲(chǔ)器為中心的機(jī)器獲取信息的傳輸速度，它是改善機(jī)器瓶頸的關(guān)鍵因素之一。

計(jì)算方法：帶寬＝每個(gè)存取周期訪(fǎng)問(wèn)位數(shù)／存取周期。如存取周期為500ns，每個(gè)存取周期可訪(fǎng)問(wèn)16位，則它的帶寬為32Mb／s。

2.3 訪(fǎng)存時(shí)間

失效率與硬件速度無(wú)關(guān)，用它來(lái)評(píng)價(jià)存儲(chǔ)系統(tǒng)的性能非常方便，所以生活中經(jīng)常使用它。但是，它也容易產(chǎn)生一些誤導(dǎo)。一種更好的評(píng)測(cè)存儲(chǔ)系統(tǒng)性能的指標(biāo)是平均訪(fǎng)存時(shí)間：

平均訪(fǎng)存時(shí)間＝命中時(shí)間＋失效率×失效開(kāi)銷(xiāo)［4］

平均訪(fǎng)存時(shí)間的兩個(gè)組成部分既可以用絕對(duì)時(shí)間（如命中時(shí)間為2ns），也可以用時(shí)鐘周期數(shù)（如失效開(kāi)銷(xiāo)為50個(gè)時(shí)鐘周期）來(lái)衡量。

2.4 訪(fǎng)存模式

CPU直接訪(fǎng)問(wèn)的存儲(chǔ)器是高速緩沖存儲(chǔ)器（Cache）。Cache通常保存著一份內(nèi)存儲(chǔ)器中部分內(nèi)容的副本（拷貝），該內(nèi)容副本是最近曾被CPU使用過(guò)的數(shù)據(jù)和程序代碼。Cache的有效性是利用了程序?qū)Υ鎯?chǔ)器的訪(fǎng)問(wèn)在時(shí)間上和空間上所具有的局部區(qū)域性，即對(duì)大多數(shù)程序來(lái)說(shuō)，在某個(gè)時(shí)間片內(nèi)會(huì)集中重復(fù)地訪(fǎng)問(wèn)某一個(gè)特定區(qū)域。因此，如果針對(duì)某個(gè)特定的時(shí)間片，用連接在局部總線(xiàn)上的Cache代替低速大容量的內(nèi)存儲(chǔ)器，作為CPU集中重復(fù)訪(fǎng)問(wèn)的區(qū)域，系統(tǒng)的性能就會(huì)明顯提高。

系統(tǒng)開(kāi)機(jī)或復(fù)位時(shí)，Cache中無(wú)任何內(nèi)容。當(dāng)CPU送出一組地址去訪(fǎng)問(wèn)內(nèi)存儲(chǔ)器時(shí)，訪(fǎng)問(wèn)的存儲(chǔ)器的內(nèi)容才被同時(shí)“拷貝”到Cache中。此后，每當(dāng)CPU訪(fǎng)問(wèn)存儲(chǔ)器時(shí)，Cache控制器要檢查CPU送出的地址，判斷CPU要訪(fǎng)問(wèn)的地址單元是否在Cache中，若在，稱(chēng)為Cache命中，CPU可用極快的速度對(duì)它進(jìn)行讀／寫(xiě)操作；若不在，則稱(chēng)為Cache未命中，這時(shí)就需要從內(nèi)存中訪(fǎng)問(wèn)，并把與本次訪(fǎng)問(wèn)相鄰近的存儲(chǔ)區(qū)內(nèi)容復(fù)制到Cache中，如圖1所示。

3 提高訪(fǎng)存速度

3.1 單字寬存儲(chǔ)器

由于CPU的大部分訪(fǎng)存都是單字寬的，一般的單體單字存儲(chǔ)器的一個(gè)存儲(chǔ)單元存放一個(gè)存儲(chǔ)字，每個(gè)存儲(chǔ)周期只能訪(fǎng)問(wèn)到Cache一個(gè)存儲(chǔ)字。在不具有第二級(jí)Cache的計(jì)算機(jī)系統(tǒng)中，主存的寬度一般與Cache的寬度相同，如圖2所示。

圖1 CPU訪(fǎng)存模式

圖2 單字寬存儲(chǔ)器

因此其最大頻寬就是w／TM。其中設(shè)存儲(chǔ)字長(zhǎng)與訪(fǎng)問(wèn)字長(zhǎng)相同都為w位，TM為訪(fǎng)問(wèn)周期，在對(duì)存儲(chǔ)器連續(xù)不間斷訪(fǎng)問(wèn)的情況下，CPU獲得數(shù)據(jù)信息的速度也可以達(dá)到w／TM。

3.2 多字寬存儲(chǔ)器

如果把Cache和主存的寬度增加為原來(lái)的2倍或4倍，則主存的頻帶也就相應(yīng)地增加為原來(lái)的2倍或4倍。對(duì)于寬度為2個(gè)字的主存來(lái)說(shuō)，上述例子中的失效開(kāi)銷(xiāo)就會(huì)從4×32個(gè)時(shí)鐘周期降到2×32個(gè)周期，帶寬變?yōu)槊總€(gè)時(shí)鐘周期1／4字節(jié)。

因此，當(dāng)主存寬度為4個(gè)字時(shí)，失效開(kāi)銷(xiāo)就只剩下1×32個(gè)周期，帶寬變?yōu)槊總€(gè)時(shí)鐘周期1／2字節(jié)，如圖3所示。

在保證存儲(chǔ)容量m*w不變的情況下，可以把存儲(chǔ)器的地址數(shù)相應(yīng)減少n倍，則地址數(shù)為m／n個(gè)。這時(shí)可把地址信息分成兩部分，其中高部分仍作為存儲(chǔ)器的地址去訪(fǎng)問(wèn)存儲(chǔ)器（因?yàn)榇鎯?chǔ)器的字?jǐn)?shù)減少，訪(fǎng)問(wèn)存儲(chǔ)器的地址碼可以縮短），低部分則去控制一個(gè)多路選擇器，從同時(shí)讀出的n個(gè)數(shù)據(jù)中選擇一個(gè)數(shù)輸出。

圖3 多字寬存儲(chǔ)器

4 對(duì)增加數(shù)據(jù)寬度提高訪(fǎng)存速度的分析

此方法會(huì)增加CPU和存儲(chǔ)器之間的連接通路（通常稱(chēng)為存儲(chǔ)器總線(xiàn)）的寬度。

由于CPU訪(fǎng)問(wèn)Cache仍然是每次訪(fǎng)問(wèn)一個(gè)字，所以CPU和Cache之間需要有一個(gè)多路選擇器，而且這個(gè)多路選擇器可能會(huì)處在關(guān)鍵路徑上。采用第二級(jí)Cache可以解決這個(gè)問(wèn)題。這時(shí)可讓第一級(jí)Cache的寬度為一個(gè)字，而在第一級(jí)Cache和第二級(jí)Cache之間放置一個(gè)多路選擇器，這樣它就不在關(guān)鍵路徑上了［5］。

單體多字并行存儲(chǔ)器的優(yōu)點(diǎn)是實(shí)現(xiàn)簡(jiǎn)單，不足則是訪(fǎng)問(wèn)沖突概率略大。訪(fǎng)問(wèn)沖突主要來(lái)自以下幾個(gè)方面：①取指令沖突。②讀操作數(shù)沖突。③寫(xiě)數(shù)據(jù)沖突。④讀寫(xiě)沖突。前兩種沖突容易解決，后兩種沖突的解決比較困難。從存儲(chǔ)器本身看，訪(fǎng)問(wèn)沖突產(chǎn)生的原因是地址存儲(chǔ)器和控制邏輯只有一套，如果有n個(gè)獨(dú)立的數(shù)據(jù)寄存器和n套讀寫(xiě)控制邏輯，后兩種沖突就自然解決了，前兩種沖突也會(huì)有所緩解。

5 結(jié)束語(yǔ)

提高訪(fǎng)存速度的方法有多種，如：尋找高速元件、采用層次結(jié)構(gòu)、單體多字系統(tǒng)和多體并行系統(tǒng)等，但是增加數(shù)據(jù)寬度提高訪(fǎng)存速度是最簡(jiǎn)單的方法之一。

通過(guò)使用多字寬存儲(chǔ)器來(lái)增加數(shù)據(jù)帶寬，降低失效開(kāi)銷(xiāo)的時(shí)鐘周期，從而達(dá)到提高訪(fǎng)存效率的目的。

［1］張福新.微處理器性能分析與優(yōu)化［D］.北京：中國(guó)科學(xué)院研究生院，2005.

［2］H Galand.微處理器系統(tǒng)設(shè)計(jì)導(dǎo)論［M］.西安：陜西科學(xué)技術(shù)出版社，1981.

［3］唐軼軒.面向多線(xiàn)程應(yīng)用的Cache優(yōu)化策略及并行模擬研究［D］.安徽：中國(guó)科學(xué)技術(shù)大學(xué)，2012.

［4］Myers GJ，Budde DL.The80960 Microprocessor Architecture［M］.New Jersey：Wiley－Interscience，1988.

［5］李功明.片上多處理器體系結(jié)構(gòu)中Cache一致性模型研究［D］.安徽：中國(guó)科學(xué)技術(shù)大學(xué)，2013.

Im provement of Memory Access Speed Based on Data W idth Increase

YAN Geng－zhe
（School of Software，Harbin University of Science and Technology，Harbin 150080，China）

The low efficiency ofmemory access operations is a key factor to restrictmicroprocessor performance，so，increasing the speed of memory access can effectively improve microprocessor performance.This paper presents an approach based on data width increase to improve the speed of memory access.The multi－word wide memory is used to increase data bandwidth and reduce failure overhead clock cycles，so as to improvememory access efficiency.

Data Width；Multi－word widememory；Memory access speed

10.3969／j.issn.1002－2279.2014.06.022

TP393

：B

：1002－2279（2014）06－0078－02

閆庚哲（1993－），男，黑龍江哈爾濱人，本科，主研方向：軟件工程。

2014－02－24