智能電表數(shù)據(jù)突變產(chǎn)生的原因及其預(yù)防措施研究

馬 銳

（國網(wǎng)銀川供電公司，寧夏 銀川 750001）

0 引言

電能表更新?lián)Q代速度越來越快，功能更全面也更加智能化，電能表的故障也越加多樣化。 產(chǎn)生故障的原因有很多，人為因素造成器件開裂、破損、錯件、漏件等;原材料本身不合格導(dǎo)致電能表故障;包裝、搬運(yùn)、運(yùn)輸?shù)冗^程中導(dǎo)致的損壞;軟硬件不匹配造成的故障等多種因素。

1 表數(shù)據(jù)存儲方式及特點(diǎn)

目前， 電能表上用來存儲數(shù)據(jù)的存儲介質(zhì)一般為EEPROM，EEPROM 外置于電能表主控芯片(CPU)，電能表運(yùn)行的所有參數(shù)均存儲在這顆外置的芯片內(nèi)。 CPU 與EEPROM 之間通常通過I2C 總線進(jìn)行數(shù)據(jù)傳輸，I2C 總線傳輸數(shù)據(jù)具有以下特點(diǎn)：

（1）數(shù)據(jù)的傳輸是以位(bit)為最小單位，字節(jié)高位(MSB)在前，低位(LSB)在后，無起始位，無奇偶校驗(yàn)，無停止位。

（2）數(shù)據(jù)輸入輸出都是使用同一根數(shù)據(jù)線(SDA)。

（3）時鐘信號(SCL)由主控芯片提供。

（4）時鐘信號(SCL)的頻率為 200-400kHz(2.5V-5.5V)，當(dāng)工作電壓小于2.5V 時，最快時鐘信號頻率不大于l00kHz，即時鐘信號的最高頻率與EEPROM 的工作電壓有關(guān)。

（5）數(shù)據(jù)管腳SDA、時鐘管腳SCL 都是OC(集電極開路)輸出，兩個管腳均需加上拉電阻。

I2C 總線傳輸數(shù)據(jù)時，對時序波形是有相對嚴(yán)格的要求的，如果數(shù)據(jù)傳輸過程中，I2C 總線上的時序不符合要求，就會導(dǎo)致數(shù)據(jù)傳輸?shù)腻e誤。由于I2C 總線器件數(shù)據(jù)輸入輸出均是通過同一根數(shù)據(jù)線SDA 進(jìn)行的，數(shù)據(jù)傳輸模式是通過控制命令字來實(shí)現(xiàn)的，如1010XXX1 表示讀取 EEPROM 數(shù)據(jù)，101OXXXO 表示向 EEPROM 寫入數(shù)據(jù)。 這兩個命令字之間只有最后一位數(shù)碼有差異，其余7 為數(shù)碼均是相同的。 所以當(dāng)向EEPROM 寫入控制字時， 如果最后一位數(shù)碼受到外界干擾而發(fā)生變化，那么讀命令字就變成寫命令字，即原本想讀取EEPROM 數(shù)據(jù)的操作變成了寫EEPROM 的操作，數(shù)據(jù)就會發(fā)生錯誤。

由于數(shù)據(jù)管腳SDA、時鐘管腳SCL 都是0C(集電極幵路)輸出。 兩個管腳均需加上拉電阻，上拉電阻阻值的大小，會影響到SCL、SDA 腳上的信號波形。

因此可知SCL 信號線與SDA 信號線上的上拉電阻阻值的不同，會導(dǎo)致這兩個信號線上的波形發(fā)生變化。如果這兩個上拉電阻的阻值選擇的不是很合理的話， 會導(dǎo)致SCL 和SDA 管腳上信號波形嚴(yán)重失真，那么會嚴(yán)重影響數(shù)據(jù)傳輸?shù)恼_性。

2 數(shù)據(jù)突變產(chǎn)生的原因

通過對I2C 總線傳輸數(shù)據(jù)的特性分析，可以知道以下幾個方面可能會導(dǎo)致CPU 與EEPROM 進(jìn)行數(shù)據(jù)傳輸出現(xiàn)錯誤：

（1）在CPU 與EEPORM 進(jìn)行數(shù)據(jù)傳輸時，受到外界的干擾，導(dǎo)致控制命令字的最后一位傳輸出錯，讀命令變成寫命令，對需要讀取的數(shù)據(jù)進(jìn)行寫操作，導(dǎo)致數(shù)據(jù)紊亂。

（2）SCL、SDA 這兩根信號線上的上拉電阻阻值配置不合理，導(dǎo)致數(shù)據(jù)傳輸?shù)牟环€(wěn)定，在數(shù)據(jù)傳輸過程中，當(dāng)受到強(qiáng)烈的外部信號干擾時，波形嚴(yán)重失真，導(dǎo)致數(shù)據(jù)傳輸紊亂。

（3）由于時鐘信號的最高頻率與EEPROM 的工作電壓有關(guān)，工作電壓高，頻率高，工作電壓低，頻率會降低。 所以如在程序設(shè)計(jì)中選擇時鐘頻率偏高，當(dāng)EEPROM 電壓出現(xiàn)波動時，可能會導(dǎo)致工作電壓與頻率不匹配，從而導(dǎo)致數(shù)據(jù)傳輸出現(xiàn)紊亂；其次，如果在程序設(shè)計(jì)時，選擇的通訊頻率偏高，在電能表壽命的前期，由于電子元器件均處于生命的健壯期，芯片管腳的驅(qū)動能力較強(qiáng)，這時候使用較高的時鐘頻率是沒問題的，但是隨著時間的推移，芯片逐漸老化，驅(qū)動能力下降，無法再適應(yīng)原來那么高的頻率，也會導(dǎo)致數(shù)據(jù)傳輸時出現(xiàn)問題，所以時鐘頻率的選擇也要考慮這個因素，以便留出足夠的冗余量。

（4）由于軟件設(shè)計(jì)缺陷，導(dǎo)致 CPU 的 RAM 溢出，RAM 里面的數(shù)據(jù)會發(fā)生不可預(yù)知的錯誤。

綜上所述，保持在EEPROM 的數(shù)據(jù)都有突變的風(fēng)險(xiǎn)，尤以一些需要進(jìn)行頻繁操作的數(shù)據(jù)表現(xiàn)的最為突出(如電量)。

3 數(shù)據(jù)突變的預(yù)防措施

3.1 軟件方面

（1）校驗(yàn)和查錯處理。數(shù)據(jù)出錯是很難預(yù)防的，每個程序員都不能保證肯定不會出錯。 所以在做好通用軟件可靠性設(shè)計(jì)的基礎(chǔ)上，重點(diǎn)是保證出錯后數(shù)據(jù)的恢復(fù)。 主控芯片RAM 中的當(dāng)前電量在作累加之前，要作查錯處理，如在電量(XXXXXX.XX)后面加一個字節(jié)的數(shù)據(jù)校驗(yàn)和，當(dāng)校驗(yàn)和出錯則進(jìn)行數(shù)據(jù)恢復(fù)處理(從存儲器中讀回電量)。

（2） 在主控芯片RAM 中置特殊字。 程序不停的對該字節(jié)進(jìn)行監(jiān)控，以判斷RAM 數(shù)據(jù)是否存在非正常的變化。

（3）BCD 碼校驗(yàn)。電量、時間等數(shù)據(jù)是以BCD 碼格式存在的，通過BCD 碼校驗(yàn)可以判斷數(shù)據(jù)是否有效。 例如電量= 123456.7A，校驗(yàn)和=16H，雖然能通過校驗(yàn)和判斷，但是通過BCD 碼校驗(yàn)依舊能判斷該數(shù)據(jù)無效。

（4）利用數(shù)據(jù)的規(guī)律來判斷其有效性。 電量、時間數(shù)據(jù)只能往上加，例如數(shù)據(jù)已經(jīng)通過常規(guī)校驗(yàn)，但RAM 數(shù)據(jù)小于EEPROM 數(shù)據(jù)，或RAM 數(shù)據(jù)與EEPROM 數(shù)據(jù)的差值大于某個合理的范圍 (如電量數(shù)據(jù)可設(shè)一個額定最大功率對時間的積分再乘以一定的系數(shù)作為閥值)，都可以判斷數(shù)據(jù)已經(jīng)失效。

（5）對電量做查錯處理的同時，在EEPROM 存儲器中不同的頁面做多處備份，當(dāng)查錯處理發(fā)現(xiàn)錯誤時，則讀備份數(shù)據(jù)，并進(jìn)行數(shù)據(jù)恢復(fù)處理，該方式可解決數(shù)據(jù)在EEPROM 緩存期間出現(xiàn)意外所產(chǎn)生的問題。

（6）選擇合理的數(shù)據(jù)操作時機(jī)。由于不同器件工作電壓不同，所以在數(shù)據(jù)操作前可以進(jìn)行適當(dāng)?shù)难舆t，可防止錯誤數(shù)據(jù)的產(chǎn)生。

（7）在無法恢復(fù)有效數(shù)據(jù)時電能表報(bào)錯(液晶閃爍、顯示全屏)，使用戶看不到無效的數(shù)據(jù)，只是認(rèn)為表計(jì)壞，消除用戶對計(jì)量正確性的懷疑。

3.2 硬件方面

（1）主控芯片是電子式電能表的大腦，選用抗干擾能力強(qiáng)的主控芯片，是一個比較直接有效的提高可靠性的方法，選型時最好遵循以下幾點(diǎn)：①選用知名品牌的產(chǎn)品；②選用工業(yè)級的產(chǎn)品；③在運(yùn)算能力已經(jīng)足夠的情況下，選用較低的工作頻率；④在前幾項(xiàng)保證的情況下，選用單字節(jié)的CPU。

（2）電磁兼容性方面，在通用設(shè)計(jì)規(guī)范基礎(chǔ)上，在PCB 板設(shè)計(jì)時要注意以下幾點(diǎn)，①盡可能縮短I2C 數(shù)據(jù)總線的走線，線越短受干擾的幾率就越小；②EEPROM 存儲器器件下面盡可能不要布電源線，以便提高抗干擾能力；③提高集成電路輸入信號的信噪比，是提高抗干擾能力的一個重要措施，選擇高工作電壓器件，可以提高信噪比；④在數(shù)據(jù)總線上選擇合適的上拉電阻可以提高總線信號傳輸?shù)目煽啃裕?建議選用l0kΩ 及以下的上拉電阻(早期有些廠家在用20kΩ 的上拉電阻)；⑤將CPU 的電源與EEPROM存儲器的電源共用，以便電能表在上、下電時電平匹配一致，不會引起因數(shù)據(jù)線上的電平變化而變成對存儲器的誤操作，同時，在它們的電源上加容量大一點(diǎn)的電解電容(220μF10V)，以便在電能表掉電時有足夠的時間將數(shù)據(jù)寫到存儲器中；⑥電源走線不能形成環(huán)形，以便降低噪聲干擾；⑦計(jì)量芯片和釆樣回路盡可能靠近。

4 結(jié)束語

總之， 智能電能表實(shí)現(xiàn)了電網(wǎng)企業(yè)和電網(wǎng)用戶之間的信息交互、需求交互、和諧共贏，使得社會效益最大化，其優(yōu)點(diǎn)和優(yōu)勢十分明顯。隨著國網(wǎng)表的快速推進(jìn)，電表的更新速度越來越快，功能也更加完善，同樣隨著功能的增加，故障也隨之而來。 而且智能電能表作為新興事物，運(yùn)用的環(huán)境較普通電能表更為復(fù)雜，所承擔(dān)的責(zé)任更為重大，因此研究智能電能表的常見故障而提高其可靠性顯得尤為重要。

［1］趙艷云.繼電器常見故障檢修[J].大眾用電，2007(03).

［2］李保瑋.智能電表簡介[J].裝備機(jī)械，2010(03).

［3］陳樹勇，宋書芳，李蘭欣，沈杰.智能電網(wǎng)技術(shù)綜述[J].電網(wǎng)技術(shù)，2009(08).

［4］李玨煊.單相智能電能表故障模式及影響分析[D].華北電力大學(xué)，2012.