CMOS兼容高Q值微機(jī)電系統(tǒng)懸浮片上螺旋電感

盧沖贏,徐立新,李建華,,付博,歐修龍

(1.北京理工大學(xué)機(jī)電動(dòng)態(tài)控制重點(diǎn)實(shí)驗(yàn)室,北京 100081;2.淮海工業(yè)集團(tuán)有限公司,山西長(zhǎng)治 046012）

CMOS兼容高Q值微機(jī)電系統(tǒng)懸浮片上螺旋電感

盧沖贏1,徐立新1,李建華1,2,付博2,歐修龍2

(1.北京理工大學(xué)機(jī)電動(dòng)態(tài)控制重點(diǎn)實(shí)驗(yàn)室,北京 100081;2.淮海工業(yè)集團(tuán)有限公司,山西長(zhǎng)治 046012）

利用微機(jī)電系統(tǒng)(MEMS)表面微加工技術(shù)設(shè)計(jì)并制作了一種應(yīng)用于無線電引信射頻前端的CMOS兼容高Q值懸浮片上螺旋電感。電感的制作工藝在熱預(yù)算和材料選擇上均具有良好的CMOS兼容特性。通過采用銅金屬懸浮線圈結(jié)構(gòu)減小了片上螺旋電感損耗因素,顯著提高了片上螺旋電感Q值。采用電磁場(chǎng)有限元分析軟件HFSS對(duì)該電感模型進(jìn)行了仿真研究,完成了懸浮片上螺旋電感的制備并進(jìn)行了測(cè)量。測(cè)量結(jié)果表明:所設(shè)計(jì)的CMOS兼容MEMS懸浮片上螺旋電感Q值在1～7.6GHz測(cè)量頻段均大于20,在7.4 GHz頻段最大值達(dá)到了38.

兵器科學(xué)與技術(shù);微機(jī)電系統(tǒng);CMOS兼容工藝;懸浮片上螺旋電感;Q值;無線電引信

0 引言

微小型化的無線電引信可以在有限空間內(nèi)使用更多元器件,使引信功能更加完善[1],CMOS射頻集成電路(RFIC)將電感等無源器件集成在芯片上,可以有效減小引信射頻前端電路體積和功耗,實(shí)現(xiàn)無線電引信的微小型化。但是基于傳統(tǒng)CMOS工藝制作的片上螺旋電感的品質(zhì)因數(shù)Q值很低,難以滿足無線電引信的性能要求。由于低阻硅襯底和金屬的固有損耗特性,當(dāng)RFIC的工作頻率達(dá)到109Hz或更高時(shí),基于傳統(tǒng)CMOS工藝制作的片上螺旋電感Q值通常不大于10,雖然公開發(fā)表的文獻(xiàn)表明采用模塊化接地保護(hù)結(jié)構(gòu)[2-3]和多層金屬互連[4]等方案可提高片上螺旋電感Q值,但是其效果并不明顯,難以滿足高性能RFIC的需求。

影響片上螺旋電感Q值的主要因素包括CMOS級(jí)低阻硅的襯底損耗和金屬的歐姆損耗。采用微機(jī)電系統(tǒng)(MEMS)技術(shù)可以很好地消除上述2種損耗因素,提高片上螺旋電感Q值?，F(xiàn)有的低阻硅襯底損耗的抑制途徑主要有采用具有高電阻率的襯底[5-6]、增大氧化層厚度[7]、刻蝕低阻硅襯底[8-9]和采用表面懸浮線圈[6,10]等。而對(duì)于金屬歐姆損耗通常的辦法是采用比鋁電阻率更低的銅制作線圈,并通過增大金屬層的厚度以進(jìn)一步減小歐姆損耗[7,11]。上述幾種改進(jìn)途徑中,采用高電阻率襯底與現(xiàn)有的主流CMOS工藝不兼容;制作厚氧化層工藝難度大且成本較高;低阻硅襯底刻蝕會(huì)造成襯底機(jī)械性能薄弱,同時(shí)該方法并不能明顯改善基于CMOS工藝的電感的歐姆損耗;基于表面微加工技術(shù)的表面懸浮線圈片上電感在已知報(bào)道中Q值性能最好,但現(xiàn)有懸浮電感制作工藝較為復(fù)雜[6], Yoon等[10]開發(fā)的多次曝光單次顯影工藝簡(jiǎn)化了制作流程,但該方法需精確地設(shè)定曝光劑量、控制曝光時(shí)間,工藝參數(shù)控制較為困難。

針對(duì)上述問題,本文設(shè)計(jì)并制作了一種高Q值MEMS懸浮片上螺旋電感。電感的制作工藝基于后CMOS方法,在熱預(yù)算和材料選擇上均保證了良好的CMOS兼容特性,且工藝流程十分簡(jiǎn)潔。設(shè)計(jì)采用銅金屬懸浮線圈結(jié)構(gòu)以減小電感的襯底損耗和歐姆損耗,顯著提高了片上螺旋電感Q值。

1 懸浮片上螺旋電感設(shè)計(jì)

懸浮片上螺旋電感(以下簡(jiǎn)稱為懸浮電感)結(jié)構(gòu)示意圖,如圖1所示。電感由低阻硅襯底、絕緣層和線圈3部分組成,其中:低阻硅襯底的電阻率為10 Ω·cm,絕緣層包括了氧化層和空氣層,線圈為銅金屬材料。

設(shè)計(jì)得到的懸浮電感尺寸參數(shù)為:繞線寬度w為20 μm,繞線間距s為20 μm,繞線厚度t為10 μm,繞線內(nèi)徑di為170 μm,繞線外徑do為250 μm,懸浮高度hc為20 μm,介質(zhì)氧化層厚度hd為1.5 μm,硅襯底厚度hSi為500 μm,交疊間距to為10 μm.尺寸參數(shù)的設(shè)計(jì)既要考慮優(yōu)化電感的射頻性能,同時(shí)還要考慮實(shí)際工藝的實(shí)現(xiàn)能力。為了減小鄰近效應(yīng)導(dǎo)致的電流擁塞,電感采用了1.5圈的繞線,并設(shè)計(jì)了較大的繞線內(nèi)徑di和繞線間距s;同時(shí)為了減小線圈的串聯(lián)電阻,并考慮到線圈的機(jī)械性能,設(shè)計(jì)了較大的繞線厚度t和寬度w.

圖1 懸浮電感示意圖Fig.1 Schematic diagram of suspended on-chip spiral inductor

為了說明懸浮線圈對(duì)電感損耗的抑制作用,建立了懸浮電感雙端口集總參數(shù)模型,如圖2所示。圖中給出了元件:串聯(lián)電感Ls,串聯(lián)電阻Rs,交疊電容Cs,線圈空氣層電容Ca,線圈氧化層電容Coxi,線圈低阻硅寄生電阻RSi,線圈低阻硅寄生電容CSi,端口1引線低阻硅寄生電阻Rp1-Si,端口1引線低阻硅寄生電容Cp1-Si,端口1引線氧化層電容Cp1-oxi,端口2引線低阻硅寄生電阻Rp2-Si,端口2引線低阻硅寄生電容Cp2-Si,端口2引線氧化層電容Cp2-oxi.與傳統(tǒng)的CMOS片上螺旋電感集總參數(shù)單∏模型[11]相比,所建立的模型考慮了線圈懸浮后的Ca和非對(duì)稱雙端口電感的引線損耗。其中:Ca、Coxi、RSi和CSi表征了電感繞線部分的襯底損耗,Cp1-oxi、Cp1-Si、Rp1-Si和Cp2-oxi、Cp2-Si、Rp2-Si分別表征了端口1和端口2的引線襯底損耗,這些襯底損耗集總參數(shù)元件均可視為所表征對(duì)象在硅片表面所占據(jù)面積的函數(shù),電感的歐姆損耗由Rs表征。

圖2 懸浮電感集總參數(shù)模型Fig.2 Lumped parameter model of suspended on-chip spiral inductor

由圖2可知,懸浮線圈和襯底之間的絕緣層電容包括Ca和Coxi,在忽略線圈厚度的前提下,Ca可近似由(1)式計(jì)算:

式中:l為線圈總長(zhǎng)度;εa為空氣介電常數(shù)。

由(1)式可知,隨著hc的增大,Ca將減小,從而達(dá)到抑制線圈的襯底損耗的目的。根據(jù)微帶線理論分析可知,增大線圈hc對(duì)于電感歐姆損耗同樣具有抑制作用。研究表明:繞線中電流的分布與w/(hc+hd)有關(guān)。當(dāng)w/(hc+hd)趨于無窮大時(shí),電流主要集中分布在靠近低阻硅襯底的繞線底部;當(dāng)w/(hc+hd)減小時(shí),繞線兩側(cè)和遠(yuǎn)離低阻硅襯底的一側(cè)的電流分布面積將增大,進(jìn)而減小繞線的Rs[12].與增大氧化層厚度、硅襯底刻蝕等同樣可以減小襯底損耗的改進(jìn)途徑相比,采用懸浮線圈的優(yōu)勢(shì)有:1)采用空氣作為絕緣層對(duì)繞線和襯底間以及繞線之間的電容耦合效應(yīng)的消除作用最為明顯;2)懸浮線圈具有類似于空氣微帶線的結(jié)構(gòu),繞線四周的電力線分布較采用其他介質(zhì)絕緣層要均勻,對(duì)于減小繞線串聯(lián)電阻效果最好。

采用電磁場(chǎng)有限元分析軟件HFSS對(duì)不同hc的懸浮電感進(jìn)行仿真研究,并設(shè)計(jì)具有相同絕緣層厚度的以氧化硅作為介質(zhì)的電感(以下稱為氧化硅介質(zhì)電感)作為對(duì)比。電感Q值和電感Ls值的仿真結(jié)果如圖3和圖4所示。

圖3 電感Q值仿真結(jié)果Fig.3 Simulation results of Q-factor

Q值和Ls值可由(2)式和(3)式[13]計(jì)算得到:

圖4 電感值Ls仿真結(jié)果Fig.4 Simulation results of Ls

式中:Y11為Y參數(shù)。

需注意的是,圖3和圖4中所標(biāo)注的厚度尺寸均未包含厚1.5 μm的氧化層。

由圖3可知,由于未懸浮電感的線圈和低阻硅之間僅有1.5 μm氧化層作為絕緣層,電感Q值峰值僅為18(1.5 GHz),之后即呈下降趨勢(shì),當(dāng)頻率大于6.6 GHz時(shí)Q值即小于10.與未懸浮電感相比,所有仿真的懸浮電感Q值在整個(gè)仿真頻段內(nèi)均大于20,電感Q值峰值達(dá)到了35以上,同時(shí)隨著懸浮高度的增加,電感Q值呈現(xiàn)上升趨勢(shì),說明片上螺旋電感的襯底損耗和歐姆損耗因?yàn)榫€圈的懸浮得到了顯著抑制。氧化硅介質(zhì)電感Q值在1～4 GHz較低頻段與懸浮電感Q值基本一致,但是在大于4 GHz后均顯著小于具有相同介質(zhì)層厚度的懸浮電感,由此可知采用空氣作為介質(zhì)對(duì)電感Q值的改善作用較采用氧化硅作為介質(zhì)要明顯。

由圖4可知,在仿真頻帶內(nèi)采用空氣介質(zhì)的電感Ls的變化率要小于采用氧化硅介質(zhì)的電感,原因在于高頻段空氣介質(zhì)電感的寄生效應(yīng)要小于氧化硅介質(zhì)電感的寄生效應(yīng)。應(yīng)說明的是,圖3和圖4中所得到的電感Q值和Ls值均由圖1中的端口1計(jì)算得到。由于電感為非對(duì)稱結(jié)構(gòu),而2個(gè)端口的引線損耗與端口的引線尺寸直接相關(guān),由圖2所示的懸浮電感集總參數(shù)模型可知,不同的端口計(jì)算得到的電感Q值并不相同。

2 CMOS兼容懸浮片上螺旋電感工藝

由于CMOS工藝對(duì)于設(shè)計(jì)規(guī)則修改和預(yù)處理硅片使用的嚴(yán)格限制,基于后CMOS方法設(shè)計(jì)了懸浮片上螺旋電感的CMOS兼容工藝。為了保證電感的MEMS工藝不會(huì)對(duì)已經(jīng)完成鋁金屬化的CMOS電路性能造成損害,首先要求電感的MEMS工藝溫度必須小于450℃,以免發(fā)生鋁硅反應(yīng);其次要考慮所使用的工藝對(duì)CMOS電路的影響,如當(dāng)采用KOH進(jìn)行各向異性刻蝕體硅加工時(shí),需對(duì)襯底間隙氧原子濃度和硼摻雜濃度進(jìn)行調(diào)整,以確保足夠的刻蝕腔質(zhì)量和刻蝕速度,同時(shí)還需考慮鋁金屬互連和PSG鈍化層的保護(hù)。為了保證CMOS電路與后CMOS制作工藝能夠無縫銜接,還需設(shè)計(jì)合理的電路版圖布局和MEMS工藝對(duì)準(zhǔn)標(biāo)記。

基于上述考慮所設(shè)計(jì)的懸浮電感制作工藝如圖5所示。具體制作過程:

1)如圖5(a)所示,在低阻硅襯底上利用等離子增強(qiáng)化學(xué)氣相沉積生長(zhǎng)一層厚1.5 μm的氧化硅作為絕緣層,而后在氧化硅上濺射一層鉻/銅種子層,涂覆10 μm正膠,曝光顯影后形成電感引線的電鍍區(qū)域,電鍍厚10 μm的銅作為電感引線。

2)如圖5(b)所示,涂覆10 μm正膠,曝光顯影后電鍍厚10 μm的銅形成電感懸浮線圈支撐柱。

3)如圖5(c)所示,濺射銅作為線圈電鍍種子層,涂覆10 μm正膠,曝光顯影后電鍍厚10 μm的銅形成懸浮線圈結(jié)構(gòu)。

4)如圖5(d)所示,采用氫氧化鈉溶液與丙酮溶液去除光刻膠,鉻種子層采用鐵氰化鉀與氫氧化鈉的混合溶液去除,銅種子層采用氨水與雙氧水的混合溶液去除。去除所有的種子層和光刻膠后即得到所設(shè)計(jì)的懸浮電感,線圈懸浮高20 μm.

由圖5可知,懸浮電感正膠表面微加工工藝避免了由于體硅加工造成的硅片機(jī)械性能薄弱和對(duì)CMOS電路的影響,多層電鍍不需進(jìn)行磨平工藝,所采用的空氣介質(zhì)不會(huì)產(chǎn)生CMOS工藝的材料兼容問題,同時(shí)最高工藝溫度不超過350℃,不會(huì)導(dǎo)致已經(jīng)完成鋁金屬化的CMOS電路發(fā)生鋁硅反應(yīng),因此該工藝具有與CMOS工藝兼容的特點(diǎn)。與現(xiàn)有公開報(bào)道的懸浮電感表面微加工制作工藝[7,11]相比,該工藝具有明顯的優(yōu)勢(shì):1)在制作完一層結(jié)構(gòu)后不需進(jìn)行去膠和拋光工藝,而是在已有膠面上直接制作下一層結(jié)構(gòu),工藝非常簡(jiǎn)潔;2)制作成本較低,成品率較高,顯微鏡觀察結(jié)果表明所制備的電感結(jié)構(gòu)完好率在95%以上。電感結(jié)構(gòu)尺寸測(cè)量結(jié)果表明:所設(shè)計(jì)的厚膠光刻工藝和電鍍工藝均具有較高的精度,制作的電感線圈繞線寬度相對(duì)誤差和繞線間距相對(duì)誤差均不超過5%,繞線厚度相對(duì)誤差不超過15%,說明該工藝制備的電感與設(shè)計(jì)具有優(yōu)異的一致性。

3 懸浮片上螺旋電感制備與測(cè)量結(jié)果

所制備的懸浮電感的掃描電鏡(SEM)圖如圖6所示。電感結(jié)構(gòu)的設(shè)計(jì)尺寸參數(shù)同圖1.

為了盡量減小損耗,電感線圈僅由2個(gè)立柱支撐,犧牲了部分機(jī)械性能。應(yīng)用于引信的MEMS器件必須具備足夠的抗過載性能,引信用MEMS開關(guān)等器件在過載作用下的響應(yīng)已進(jìn)行了相關(guān)研究[14],但對(duì)MEMS懸浮螺旋電感在高過載作用下的響應(yīng)研究還較少。圖6所制作的懸浮電感線圈在常規(guī)工藝過程中并未出現(xiàn)明顯的結(jié)構(gòu)變形或是線圈脫落現(xiàn)象,對(duì)于懸浮線圈進(jìn)一步的可靠性測(cè)試正在進(jìn)行。由于實(shí)際電路中應(yīng)用的片上螺旋電感并不包括圖6中所示的共面波導(dǎo)(CPW)端口部分,因此需采用去嵌入測(cè)量方法去除CPW端口的寄生效應(yīng)。CPW端口的寄生效應(yīng)包括寄生電容、寄生電阻和寄生電感。其中,寄生電容可采用開路去嵌入結(jié)構(gòu)去除,寄生電感和寄生電阻則需采用短路去嵌入結(jié)構(gòu)去除。為了簡(jiǎn)化測(cè)量與數(shù)據(jù)處理,圖6設(shè)計(jì)了尺寸較大的端口,且減小了線圈到端口的引線長(zhǎng)度,使得端口的寄生電感與寄生電阻很小,從而電感的去嵌入處理只需要去除端口的寄生電容即可。所設(shè)計(jì)的開路去嵌入結(jié)構(gòu)如圖6(a)所示,進(jìn)行去嵌入處理后得到如圖6(b)虛線框內(nèi)所示結(jié)構(gòu)的射頻性能。虛線內(nèi)結(jié)構(gòu)包括了線圈、支撐柱和下層的引線,因此測(cè)量結(jié)果很好地表征了實(shí)際的應(yīng)用情況。懸浮電感的測(cè)量結(jié)果如圖7和圖8所示。

圖7 懸浮電感Q值測(cè)量結(jié)果與仿真結(jié)果Fig.7 Measured and simulated Q-factors of the suspended on-chip spiral inductor

由圖7可知,在進(jìn)行了去嵌入處理后,懸浮電感測(cè)量得到的Q值在整個(gè)測(cè)量頻段內(nèi)均大于20,在7.4 GHz左右電感Q值最大值達(dá)到了38左右。與傳統(tǒng)的CMOS片上螺旋電感Q值僅為5～10相比,懸浮電感Q值得到了極大提高,說明由于采用了厚銅金屬和懸浮線圈結(jié)構(gòu),電感的襯底損耗和歐姆損耗都得到了顯著抑制。測(cè)量得到的Q值較HFSS仿真結(jié)果稍小一些,主要原因在于MEMS工藝中存在的固有誤差造成的實(shí)際結(jié)構(gòu)尺寸和模型結(jié)構(gòu)尺寸存在差異,這些固有的誤差包括曝光誤差、顯影誤差、電鍍誤差等,但總體而言,測(cè)量與仿真結(jié)果吻合良好,說明該設(shè)計(jì)方案和工藝是可行的。同樣由圖7可知,在未進(jìn)行去嵌入處理時(shí),由于電感測(cè)量結(jié)果包含了CPW端口的寄生電容效應(yīng),所得Q值較進(jìn)行了去嵌入處理所得Q值要低得多,在整個(gè)測(cè)量頻段內(nèi)Q值隨頻率增加呈下降的趨勢(shì),在6 GHz以后Q值僅5左右。為了簡(jiǎn)化電感的制備、測(cè)量及數(shù)據(jù)處理過程,在版圖設(shè)計(jì)時(shí)適當(dāng)增大了端口信號(hào)線的寬度以減小端口的寄生電感和寄生串聯(lián)電阻,這樣只需進(jìn)行開路去嵌入測(cè)量以去除端口的寄生電容。這種簡(jiǎn)化測(cè)量方法通常應(yīng)用于相對(duì)端口而言尺寸較大的MEMS結(jié)構(gòu)測(cè)量,而對(duì)于更小的MEMS結(jié)構(gòu),應(yīng)該設(shè)計(jì)相應(yīng)的短路去嵌入結(jié)構(gòu)以去除測(cè)量端口的寄生電感和寄生串聯(lián)電阻。

圖8 端口1與端口2的Q值測(cè)量結(jié)果Fig.8 Measured Q-factors of port 1 and port 2

由于懸浮電感為非對(duì)稱結(jié)構(gòu),由圖2懸浮電感集總參數(shù)模型可知僅由端口1得到的測(cè)量結(jié)果并不能完整表示所設(shè)計(jì)的電感的雙端口性能。由圖8可知,基于端口2得到的Q值比基于端口1得到的Q值要小很多,基于端口2得到的Q值峰值僅為20左右,且在頻率大于2.5 GHz后即隨著頻率的增大而減小。產(chǎn)生這種差異的主要原因在于懸浮電感的端口2包含了一段引線部分,而該引線部分會(huì)顯著增大電感的襯底損耗和歐姆損耗。因此在實(shí)際的應(yīng)用中,以電感的內(nèi)圈引出線(即端口2方向)為接地端可獲得更好的電路性能。

圖9所示為電感值Ls的測(cè)量結(jié)果與仿真結(jié)果。由圖9可知,在測(cè)量頻段內(nèi)測(cè)量結(jié)果與仿真結(jié)果吻合較好,說明所制作的電感結(jié)構(gòu)與尺寸與設(shè)計(jì)要求相符,即該設(shè)計(jì)方案與工藝可行。

圖9 懸浮電感值Ls測(cè)量結(jié)果與仿真結(jié)果Fig.9 Measured and simulated Lsof the suspended on-chip spiral inductor

4 結(jié)論

本文設(shè)計(jì)了一種應(yīng)用于無線電引信射頻前端、與CMOS工藝相兼容的高Q值MEMS懸浮片上螺旋電感,并對(duì)懸浮電感的設(shè)計(jì)理論進(jìn)行了研究,采用CMOS兼容的MEMS工藝制作了電感。仿真結(jié)果和測(cè)量結(jié)果均表明:所設(shè)計(jì)的電感具有優(yōu)異的Q值性能,在1～7.6 GHz測(cè)量頻段內(nèi),電感Q值均大于20,峰值達(dá)到了38左右,較傳統(tǒng)的CMOS片上螺旋電感有很大提高。同時(shí),討論了去嵌入測(cè)量方法和非對(duì)稱結(jié)構(gòu)電感雙端口性能的差異,并認(rèn)為在實(shí)際的應(yīng)用中,采用內(nèi)圈引出線作為接地端可獲得更好的電感Q值性能。

References)

[1] 崔占忠.引信發(fā)展若干問題[J].探測(cè)與控制學(xué)報(bào),2008, 30(2):1-4. CUI Zhan-zhong.Some issues on the fuze development[J].Journal of Detection&Control,2008,30(2):1-4.(in Chinese)

[2] Yue C P,Wong S S.On-chip spiral inductors with patterned ground shields for Si-based RF ICs[J].IEEE Journal of Solid-State Circuits,1998,33(5):743-752.

[3] Lin Y S,Chen C Z,Liang H B,et al.High performance on-chip transformers with partial polysilicon patterned ground shields (PGS)[J].IEEE Transactions on Electron Devices.2007, 54(1):157-160.

[4] Xu X M,Li P L,Cai M,et al.Design of novel high-Q-factor multipath stacked on-chip spiral inductors[J].IEEE Transactions on Electron Devices,2012,59(8):2011-2018.

[5] 王建衛(wèi),蔡堅(jiān),竇新玉,等.陶瓷基板上的集成微電感模型與制作[J].半導(dǎo)體技術(shù),2009,34(11):1074-1077.

WANG Jian-wei,CAI Jian,DOU Xin-yu,et al.Model and fabrication of integrated micro-inductors based on ceramic substrate[J]. Semiconductor Technology,2009,34(11):1074-1077.(in Chinese)

[6] 趙小林,王西寧,周勇,等.雙層懸空結(jié)構(gòu)射頻微電感制作研究[J].微納電子技術(shù),2005(1):30-32.

ZHAO Xiao-lin,WANG Xi-ning,ZHOU Yong,et al.Fabrication and performance of double layer suspended spiral inductor[J].Micronanoelectronic Technology,2005(1):30-32.(in Chinese)

[7] Raieszadeh M,Monajemi P,Yoon S W,et al.High-Q integrated inductors on trenched silicon island[C]∥Proceedings of the 18th IEEE International Conference on Micro Electro Mechanical Systems.Atlanta:IEEE,2005:199-202.

[8] Ozrur M,Zaghloul M E,Gaitan M.Optimization of backside micromachined CMOS inductors for RF applications[C]∥IEEE International Symposium on Circuits and Systems.Geneva:IEEE, 2000:V185-V188.

[9] Lin J W,Chen C C,Cheng Y T,et al.A robust high-Q micromachined RF inductor for RFIC applications[J].IEEE Transactions on Electron Devices,2005,52(7):1489-1496.

[10] Yoon J B,Choi Y S,Kim B I,et al.CMOS-compatible surface-micromachined suspended-spiral inductors for multi-GHz silicon RF ICs[J].IEEE Electron Devices Letters,2002,23(10):591-593.

[11] Yue C P,Wong S S.Physical modeling of spiral inductors on silicon[J].IEEE Transactions on Electron Devices,2000,47(3): 560-568.

[12] Faraji-Deza R,Chow Y L.The current distribution and AC resistance of a microstrip structure[J].IEEE Transactions on Microwave Theory and Techniques,1990,38(9):1268-1277.

[13] Tai C M,Liao C N.Multilevel suspended thin-film inductors on silicon wafers[J].IEEE Transactions on Electron Devices,2007, 54(6):1510-1514.

[14] NIE Wei-rong,XI Zhan-wen,XUE Wei-qing,et al.Study on inertial response performance of a micro electrical switch for fuze [J].Defence Technology,2013,9(4):187-192.

CMOS-compatible High-Q Micro-electro-mechanical System Suspended on-chip Spiral Inductor

LU Chong-ying1,XU Li-xin1,LI Jian-hua1,2,FU Bo2,OU Xiu-long2
(1.National Key Laboratory of Science and Technology on Electromechanical Dynamic Control,Beijing Institute of Technology, Beijing 100081,China;2.Huaihai Industries Group Co.Ltd,Changzhi 046012,Shanxi,China)

A COMS-compatible high Q-factor suspended on-chip spiral inductor used in the radio frequency front-end of radio fuze is designed and fabricated using the micro-electro-mechanical system (MEMS)surface-micromachining technology.The fabrication process of inductor is compatible with CMOS in the aspects of both thermal budget and materials.The loss factors of on-chip spiral inductor are reduced by using a suspended copper coil,and the Q-factor is significantly improved.The improved inductor model is analyzed by the electromagnetic finite element analysis software HFSS.The MEMS suspended on-chip inductor is measured.The measurement results show that the Q-factor of inductor is more than 20 in the frequency range of 1～7.6 GHz and reaches 38 at 7.4 GHz.

ordnance science and technology;micro-electro-mechanical system;COMS-compatible process;suspended on-chip spiral inductor;Q-factor;radio fuze

TN 40;TN405

:A

1000-1093(2014)05-0634-06

10.3969/j.issn.1000-1093.2014.05.009

2013-06-18

盧沖贏(1986—),男,博士研究生。E-mail:lcylyr@bit.edu.cn;

徐立新(1969—),男,研究員,博士生導(dǎo)師。E-mail:lxxu@bit.edu.cn