基于FPGA和DDS的信號源設(shè)計

周俊山

摘 要 介紹DDS的基本工作原理和信號發(fā)生器的發(fā)展歷程，在此基礎(chǔ)上系統(tǒng)闡述一種四通道DDS信號源的設(shè)計與實現(xiàn)方法。

關(guān)鍵詞 DDS；FPGA；信號發(fā)生器

中圖分類號：TN741 文獻標識碼：A 文章編號：1671-7597（2014）09-0038-01

1 DDS的基本原理

DDS又稱直接數(shù)字頻率合成技術(shù)，它是由美國人奈斯特提出來的，基于奈斯特抽樣定理和數(shù)字波形合成原理之上發(fā)展起來的一種數(shù)字化的比較新穎的合成技術(shù)。基于這個定理之上，我們可以檢測到一個長為一個周期的并且連續(xù)的正弦波信號；再根據(jù)這個正弦波的相位軸的一個方向值還有它的相位間隔值對它進行相位幅度采樣的處理，經(jīng)過這一系類的處理就可以得到正弦波信號的離散相位的幅度序列，最后得到這個序列可以對它進行二進制編碼。這種程序的操作可以使得一個周期的正弦信號轉(zhuǎn)變成離散的二進制序列。接著，就可以把它儲存到設(shè)置為只讀的只讀器當中。而要想找到程序中的相位的地址可以直接去找存儲單元的地址，這兩個是一樣的數(shù)值。而存儲單元當中的一些內(nèi)容性的東西，可以去看正弦波的幅度值（量化后的）。上面所提到的只讀存儲器和一個相對應(yīng)的正弦函數(shù)組成了一個查找表。

2 信號發(fā)生器發(fā)展歷程

信號發(fā)生器顧名思義是一種電子儀器，具有高精度、高穩(wěn)定性和可重復性。它有許多性能和優(yōu)點，比如：它可以產(chǎn)生大量的信號，一般是標準信號和用戶定義信號；它具有高精度性、高穩(wěn)定性和簡易操作的性能特點。在20世紀70年代之前，信號發(fā)生應(yīng)用的較少，主要是兩種形式：正弦波和脈沖波。而現(xiàn)在我們普遍用的發(fā)生器（函數(shù)發(fā)生器）是兩者間的產(chǎn)物，它能提供多種常見波形，例如：正弦波、余弦波、上弦波、等等。而其他比較復雜的波形，需要比較先進的復雜的儀器方法來實現(xiàn)。在當前這個時期里，波形發(fā)生器還不完善，需要采用模擬電子技術(shù)，而模擬器件的相對較大、價格昂貴、功能大，而在這些條件下要產(chǎn)生較為復雜的波形，所以模擬器的電路結(jié)構(gòu)也較之復雜。它的復雜結(jié)構(gòu)主要是兩點：1）需要調(diào)節(jié)電位器來實現(xiàn)對輸出頻率的調(diào)節(jié)，這樣的作法無法將頻率調(diào)到固定值；2）它的脈沖所占據(jù)的空間不能調(diào)節(jié)。在70年代之后的一段時間內(nèi)，微處理器出現(xiàn)在實際應(yīng)用中，微處理器可以使波形發(fā)生器的功能得到改善，產(chǎn)生與之前比較為復雜的波形。但是這樣產(chǎn)生的波形對于科技需要來說還是簡單的，以軟件為主，采用微處理器對DAC用以程序性的控制。20世紀90年代末，函數(shù)發(fā)生器出現(xiàn)在這個領(lǐng)域，性能較高，價格也較高。后來推出型號為HP770S的信號模擬裝置系統(tǒng)，由于組成他的軟件比較昂貴，隨后推出了DATA-2020，9100等型號的波形發(fā)生器。而到了21世紀，隨著科技的不斷發(fā)展，集成電路技術(shù)也在不斷創(chuàng)新，出現(xiàn)了更加先進的DDS芯片，這使得函數(shù)波形器的發(fā)展又上一層樓。下面介紹一種基于FPGA和DDS的信號源設(shè)計和實現(xiàn)方法。

3 基于DDS信號發(fā)生器的設(shè)計

基于FPGA及DDS設(shè)計了一種四通道程控信號源，可產(chǎn)生標準波形信號以及任意波形信號。本信號發(fā)生器主要由四路 DDS芯片、處理器單元和FPGA單元組成。其中，DDS單元用于頻率合成，處理器單元和FPGA單元用于通信、數(shù)據(jù)存儲和計算及實時數(shù)據(jù)發(fā)生。系統(tǒng)框圖如下。

信號發(fā)生器包含二個部分，一是運行在PC上的上位機程序，二是負責產(chǎn)生各種信號的控制板，上圖為信號發(fā)生器控制板（后簡稱信號發(fā)生器）系統(tǒng)框圖。信號發(fā)生器具有三個與上位機通信端口，分別為：網(wǎng)絡(luò)，USB，RS232，該通信接口由運行Linux操作系統(tǒng)的CPU中央處理器單元管理，信號發(fā)生器接收到上位機發(fā)送過來的指令或數(shù)據(jù)時，CPU會依據(jù)設(shè)定規(guī)則對其進行處理，單純的數(shù)據(jù)則通過FPGA將數(shù)據(jù)發(fā)送給DDS，若是產(chǎn)生數(shù)據(jù)的指令，則CPU單元進行運算，將產(chǎn)生的最終數(shù)據(jù)或中間數(shù)據(jù)通過FPGA發(fā)送給DDS單元，F(xiàn)PGA在系統(tǒng)內(nèi)負責系統(tǒng)數(shù)據(jù)中轉(zhuǎn)——在CPU與DDS單元之間，同時實現(xiàn)大數(shù)據(jù)緩存，及中間數(shù)據(jù)的二次計算（特定指令數(shù)據(jù)需要CPU和FPGA協(xié)同計算完成）。

高性能的DDS單元，具備極高的系統(tǒng)時鐘頻率，為使DDS單元工作穩(wěn)定可靠，選擇獨立高性能的時鐘發(fā)生單元與其配合；

為使系統(tǒng)具備電壓偏置功能，在系統(tǒng)內(nèi)增加了一個多通道DAC芯片，輸出直流電壓，同時在DDS單元的輸出端，增加直流偏置電路，用于調(diào)節(jié)信號輸出的直流偏置。

為使系統(tǒng)內(nèi)多通道信號輸出的同步或定序，在多DDS單元之間增加了一個高速系統(tǒng)時鐘緩沖單元，用于實現(xiàn)多通道DDS單元之間系統(tǒng)時鐘的關(guān)聯(lián)，以實現(xiàn)同步及定序。

為使信號發(fā)生器能夠控制外設(shè)及于大系統(tǒng)互聯(lián)，在信號發(fā)生器內(nèi)增加了RS485，CAN，IO等，這些接口均采用磁隔離，即保證互聯(lián)性同時保證信號發(fā)生系統(tǒng)自身的穩(wěn)定性。

參考文獻

[1]李錦輝，張志華.基于DDS原理的任意波形信號發(fā)生器的設(shè)計[J].現(xiàn)代機械，2013，5（4）：74-76.

[2]周海龍，鄭成龍.關(guān)于對DDS技術(shù)的數(shù)字頻率信號發(fā)生器的設(shè)計的研究與探討[J].客機創(chuàng)新導報，2011，5（4）：96-9.endprint

摘 要 介紹DDS的基本工作原理和信號發(fā)生器的發(fā)展歷程，在此基礎(chǔ)上系統(tǒng)闡述一種四通道DDS信號源的設(shè)計與實現(xiàn)方法。

關(guān)鍵詞 DDS；FPGA；信號發(fā)生器

中圖分類號：TN741 文獻標識碼：A 文章編號：1671-7597（2014）09-0038-01

1 DDS的基本原理

DDS又稱直接數(shù)字頻率合成技術(shù)，它是由美國人奈斯特提出來的，基于奈斯特抽樣定理和數(shù)字波形合成原理之上發(fā)展起來的一種數(shù)字化的比較新穎的合成技術(shù)。基于這個定理之上，我們可以檢測到一個長為一個周期的并且連續(xù)的正弦波信號；再根據(jù)這個正弦波的相位軸的一個方向值還有它的相位間隔值對它進行相位幅度采樣的處理，經(jīng)過這一系類的處理就可以得到正弦波信號的離散相位的幅度序列，最后得到這個序列可以對它進行二進制編碼。這種程序的操作可以使得一個周期的正弦信號轉(zhuǎn)變成離散的二進制序列。接著，就可以把它儲存到設(shè)置為只讀的只讀器當中。而要想找到程序中的相位的地址可以直接去找存儲單元的地址，這兩個是一樣的數(shù)值。而存儲單元當中的一些內(nèi)容性的東西，可以去看正弦波的幅度值（量化后的）。上面所提到的只讀存儲器和一個相對應(yīng)的正弦函數(shù)組成了一個查找表。

2 信號發(fā)生器發(fā)展歷程

信號發(fā)生器顧名思義是一種電子儀器，具有高精度、高穩(wěn)定性和可重復性。它有許多性能和優(yōu)點，比如：它可以產(chǎn)生大量的信號，一般是標準信號和用戶定義信號；它具有高精度性、高穩(wěn)定性和簡易操作的性能特點。在20世紀70年代之前，信號發(fā)生應(yīng)用的較少，主要是兩種形式：正弦波和脈沖波。而現(xiàn)在我們普遍用的發(fā)生器（函數(shù)發(fā)生器）是兩者間的產(chǎn)物，它能提供多種常見波形，例如：正弦波、余弦波、上弦波、等等。而其他比較復雜的波形，需要比較先進的復雜的儀器方法來實現(xiàn)。在當前這個時期里，波形發(fā)生器還不完善，需要采用模擬電子技術(shù)，而模擬器件的相對較大、價格昂貴、功能大，而在這些條件下要產(chǎn)生較為復雜的波形，所以模擬器的電路結(jié)構(gòu)也較之復雜。它的復雜結(jié)構(gòu)主要是兩點：1）需要調(diào)節(jié)電位器來實現(xiàn)對輸出頻率的調(diào)節(jié)，這樣的作法無法將頻率調(diào)到固定值；2）它的脈沖所占據(jù)的空間不能調(diào)節(jié)。在70年代之后的一段時間內(nèi)，微處理器出現(xiàn)在實際應(yīng)用中，微處理器可以使波形發(fā)生器的功能得到改善，產(chǎn)生與之前比較為復雜的波形。但是這樣產(chǎn)生的波形對于科技需要來說還是簡單的，以軟件為主，采用微處理器對DAC用以程序性的控制。20世紀90年代末，函數(shù)發(fā)生器出現(xiàn)在這個領(lǐng)域，性能較高，價格也較高。后來推出型號為HP770S的信號模擬裝置系統(tǒng)，由于組成他的軟件比較昂貴，隨后推出了DATA-2020，9100等型號的波形發(fā)生器。而到了21世紀，隨著科技的不斷發(fā)展，集成電路技術(shù)也在不斷創(chuàng)新，出現(xiàn)了更加先進的DDS芯片，這使得函數(shù)波形器的發(fā)展又上一層樓。下面介紹一種基于FPGA和DDS的信號源設(shè)計和實現(xiàn)方法。

3 基于DDS信號發(fā)生器的設(shè)計

基于FPGA及DDS設(shè)計了一種四通道程控信號源，可產(chǎn)生標準波形信號以及任意波形信號。本信號發(fā)生器主要由四路 DDS芯片、處理器單元和FPGA單元組成。其中，DDS單元用于頻率合成，處理器單元和FPGA單元用于通信、數(shù)據(jù)存儲和計算及實時數(shù)據(jù)發(fā)生。系統(tǒng)框圖如下。

信號發(fā)生器包含二個部分，一是運行在PC上的上位機程序，二是負責產(chǎn)生各種信號的控制板，上圖為信號發(fā)生器控制板（后簡稱信號發(fā)生器）系統(tǒng)框圖。信號發(fā)生器具有三個與上位機通信端口，分別為：網(wǎng)絡(luò)，USB，RS232，該通信接口由運行Linux操作系統(tǒng)的CPU中央處理器單元管理，信號發(fā)生器接收到上位機發(fā)送過來的指令或數(shù)據(jù)時，CPU會依據(jù)設(shè)定規(guī)則對其進行處理，單純的數(shù)據(jù)則通過FPGA將數(shù)據(jù)發(fā)送給DDS，若是產(chǎn)生數(shù)據(jù)的指令，則CPU單元進行運算，將產(chǎn)生的最終數(shù)據(jù)或中間數(shù)據(jù)通過FPGA發(fā)送給DDS單元，F(xiàn)PGA在系統(tǒng)內(nèi)負責系統(tǒng)數(shù)據(jù)中轉(zhuǎn)——在CPU與DDS單元之間，同時實現(xiàn)大數(shù)據(jù)緩存，及中間數(shù)據(jù)的二次計算（特定指令數(shù)據(jù)需要CPU和FPGA協(xié)同計算完成）。

高性能的DDS單元，具備極高的系統(tǒng)時鐘頻率，為使DDS單元工作穩(wěn)定可靠，選擇獨立高性能的時鐘發(fā)生單元與其配合；

為使系統(tǒng)具備電壓偏置功能，在系統(tǒng)內(nèi)增加了一個多通道DAC芯片，輸出直流電壓，同時在DDS單元的輸出端，增加直流偏置電路，用于調(diào)節(jié)信號輸出的直流偏置。

為使系統(tǒng)內(nèi)多通道信號輸出的同步或定序，在多DDS單元之間增加了一個高速系統(tǒng)時鐘緩沖單元，用于實現(xiàn)多通道DDS單元之間系統(tǒng)時鐘的關(guān)聯(lián)，以實現(xiàn)同步及定序。

為使信號發(fā)生器能夠控制外設(shè)及于大系統(tǒng)互聯(lián)，在信號發(fā)生器內(nèi)增加了RS485，CAN，IO等，這些接口均采用磁隔離，即保證互聯(lián)性同時保證信號發(fā)生系統(tǒng)自身的穩(wěn)定性。

參考文獻

[1]李錦輝，張志華.基于DDS原理的任意波形信號發(fā)生器的設(shè)計[J].現(xiàn)代機械，2013，5（4）：74-76.

[2]周海龍，鄭成龍.關(guān)于對DDS技術(shù)的數(shù)字頻率信號發(fā)生器的設(shè)計的研究與探討[J].客機創(chuàng)新導報，2011，5（4）：96-9.endprint

摘 要 介紹DDS的基本工作原理和信號發(fā)生器的發(fā)展歷程，在此基礎(chǔ)上系統(tǒng)闡述一種四通道DDS信號源的設(shè)計與實現(xiàn)方法。

關(guān)鍵詞 DDS；FPGA；信號發(fā)生器

中圖分類號：TN741 文獻標識碼：A 文章編號：1671-7597（2014）09-0038-01

1 DDS的基本原理

DDS又稱直接數(shù)字頻率合成技術(shù)，它是由美國人奈斯特提出來的，基于奈斯特抽樣定理和數(shù)字波形合成原理之上發(fā)展起來的一種數(shù)字化的比較新穎的合成技術(shù)?；谶@個定理之上，我們可以檢測到一個長為一個周期的并且連續(xù)的正弦波信號；再根據(jù)這個正弦波的相位軸的一個方向值還有它的相位間隔值對它進行相位幅度采樣的處理，經(jīng)過這一系類的處理就可以得到正弦波信號的離散相位的幅度序列，最后得到這個序列可以對它進行二進制編碼。這種程序的操作可以使得一個周期的正弦信號轉(zhuǎn)變成離散的二進制序列。接著，就可以把它儲存到設(shè)置為只讀的只讀器當中。而要想找到程序中的相位的地址可以直接去找存儲單元的地址，這兩個是一樣的數(shù)值。而存儲單元當中的一些內(nèi)容性的東西，可以去看正弦波的幅度值（量化后的）。上面所提到的只讀存儲器和一個相對應(yīng)的正弦函數(shù)組成了一個查找表。

2 信號發(fā)生器發(fā)展歷程

信號發(fā)生器顧名思義是一種電子儀器，具有高精度、高穩(wěn)定性和可重復性。它有許多性能和優(yōu)點，比如：它可以產(chǎn)生大量的信號，一般是標準信號和用戶定義信號；它具有高精度性、高穩(wěn)定性和簡易操作的性能特點。在20世紀70年代之前，信號發(fā)生應(yīng)用的較少，主要是兩種形式：正弦波和脈沖波。而現(xiàn)在我們普遍用的發(fā)生器（函數(shù)發(fā)生器）是兩者間的產(chǎn)物，它能提供多種常見波形，例如：正弦波、余弦波、上弦波、等等。而其他比較復雜的波形，需要比較先進的復雜的儀器方法來實現(xiàn)。在當前這個時期里，波形發(fā)生器還不完善，需要采用模擬電子技術(shù)，而模擬器件的相對較大、價格昂貴、功能大，而在這些條件下要產(chǎn)生較為復雜的波形，所以模擬器的電路結(jié)構(gòu)也較之復雜。它的復雜結(jié)構(gòu)主要是兩點：1）需要調(diào)節(jié)電位器來實現(xiàn)對輸出頻率的調(diào)節(jié)，這樣的作法無法將頻率調(diào)到固定值；2）它的脈沖所占據(jù)的空間不能調(diào)節(jié)。在70年代之后的一段時間內(nèi)，微處理器出現(xiàn)在實際應(yīng)用中，微處理器可以使波形發(fā)生器的功能得到改善，產(chǎn)生與之前比較為復雜的波形。但是這樣產(chǎn)生的波形對于科技需要來說還是簡單的，以軟件為主，采用微處理器對DAC用以程序性的控制。20世紀90年代末，函數(shù)發(fā)生器出現(xiàn)在這個領(lǐng)域，性能較高，價格也較高。后來推出型號為HP770S的信號模擬裝置系統(tǒng)，由于組成他的軟件比較昂貴，隨后推出了DATA-2020，9100等型號的波形發(fā)生器。而到了21世紀，隨著科技的不斷發(fā)展，集成電路技術(shù)也在不斷創(chuàng)新，出現(xiàn)了更加先進的DDS芯片，這使得函數(shù)波形器的發(fā)展又上一層樓。下面介紹一種基于FPGA和DDS的信號源設(shè)計和實現(xiàn)方法。

3 基于DDS信號發(fā)生器的設(shè)計

基于FPGA及DDS設(shè)計了一種四通道程控信號源，可產(chǎn)生標準波形信號以及任意波形信號。本信號發(fā)生器主要由四路 DDS芯片、處理器單元和FPGA單元組成。其中，DDS單元用于頻率合成，處理器單元和FPGA單元用于通信、數(shù)據(jù)存儲和計算及實時數(shù)據(jù)發(fā)生。系統(tǒng)框圖如下。

信號發(fā)生器包含二個部分，一是運行在PC上的上位機程序，二是負責產(chǎn)生各種信號的控制板，上圖為信號發(fā)生器控制板（后簡稱信號發(fā)生器）系統(tǒng)框圖。信號發(fā)生器具有三個與上位機通信端口，分別為：網(wǎng)絡(luò)，USB，RS232，該通信接口由運行Linux操作系統(tǒng)的CPU中央處理器單元管理，信號發(fā)生器接收到上位機發(fā)送過來的指令或數(shù)據(jù)時，CPU會依據(jù)設(shè)定規(guī)則對其進行處理，單純的數(shù)據(jù)則通過FPGA將數(shù)據(jù)發(fā)送給DDS，若是產(chǎn)生數(shù)據(jù)的指令，則CPU單元進行運算，將產(chǎn)生的最終數(shù)據(jù)或中間數(shù)據(jù)通過FPGA發(fā)送給DDS單元，F(xiàn)PGA在系統(tǒng)內(nèi)負責系統(tǒng)數(shù)據(jù)中轉(zhuǎn)——在CPU與DDS單元之間，同時實現(xiàn)大數(shù)據(jù)緩存，及中間數(shù)據(jù)的二次計算（特定指令數(shù)據(jù)需要CPU和FPGA協(xié)同計算完成）。

高性能的DDS單元，具備極高的系統(tǒng)時鐘頻率，為使DDS單元工作穩(wěn)定可靠，選擇獨立高性能的時鐘發(fā)生單元與其配合；

為使系統(tǒng)具備電壓偏置功能，在系統(tǒng)內(nèi)增加了一個多通道DAC芯片，輸出直流電壓，同時在DDS單元的輸出端，增加直流偏置電路，用于調(diào)節(jié)信號輸出的直流偏置。

為使系統(tǒng)內(nèi)多通道信號輸出的同步或定序，在多DDS單元之間增加了一個高速系統(tǒng)時鐘緩沖單元，用于實現(xiàn)多通道DDS單元之間系統(tǒng)時鐘的關(guān)聯(lián)，以實現(xiàn)同步及定序。

為使信號發(fā)生器能夠控制外設(shè)及于大系統(tǒng)互聯(lián)，在信號發(fā)生器內(nèi)增加了RS485，CAN，IO等，這些接口均采用磁隔離，即保證互聯(lián)性同時保證信號發(fā)生系統(tǒng)自身的穩(wěn)定性。

參考文獻

[1]李錦輝，張志華.基于DDS原理的任意波形信號發(fā)生器的設(shè)計[J].現(xiàn)代機械，2013，5（4）：74-76.

[2]周海龍，鄭成龍.關(guān)于對DDS技術(shù)的數(shù)字頻率信號發(fā)生器的設(shè)計的研究與探討[J].客機創(chuàng)新導報，2011，5（4）：96-9.endprint