應(yīng)用于肺部EIT系統(tǒng)的激勵(lì)電流源設(shè)計(jì)

侯海嶺 王化祥 陳曉燕

(天津科技大學(xué)電子信息與自動(dòng)化學(xué)院1，天津 300222;天津大學(xué)電氣工程與自動(dòng)化學(xué)院2，天津 300072)

0 引言

醫(yī)學(xué)電阻抗成像(electrical impedance tomography，EIT)技術(shù)是一種無(wú)損傷的探測(cè)技術(shù)，可對(duì)患者進(jìn)行連續(xù)長(zhǎng)期的醫(yī)學(xué)監(jiān)護(hù)。Brown等人于1985年首次介紹了EIT的醫(yī)學(xué)應(yīng)用前景，并提出將EIT應(yīng)用于肺部通氣過(guò)程圖像監(jiān)測(cè)［1］。

根據(jù)生物組織Cole-Cole等效電路模型［2］，組織的復(fù)阻抗表示為醫(yī)學(xué)研究表明，該復(fù)阻抗的實(shí)部和虛部均蘊(yùn)含著豐富的生理和病理信息。然而，虛部信息較實(shí)部信息微弱。目前，EIT系統(tǒng)的激勵(lì)信號(hào)源激勵(lì)頻率一般為10 kHz～1 MHz的掃頻信號(hào)。掃頻信號(hào)一般為電流激勵(lì)(其安全電流小于5 mA［3］)，并采用相鄰電流激勵(lì)、相鄰電壓測(cè)量的“四電極法”模式，可有效消除電極與皮膚之間的接觸阻抗對(duì)測(cè)量的影響。

顯然，高品質(zhì)的電流源是EIT系統(tǒng)的重要環(huán)節(jié)，其輸入電壓與輸出電流之間應(yīng)具有良好的線性關(guān)系，且產(chǎn)生較少相移。通常采用雙運(yùn)放電壓控制電流源難以消除直流信號(hào)，這將導(dǎo)致在生物體內(nèi)產(chǎn)生極化現(xiàn)象;如果在電流輸出端串接隔直電容，不僅會(huì)引起飽和，而且在掃頻范圍內(nèi)將產(chǎn)生較大的相移［4］。本設(shè)計(jì)以Analog Devices公司生產(chǎn)的電流反饋放大器AD844為核心，構(gòu)建電流源電路。

1 硬件電路構(gòu)成

系統(tǒng)的結(jié)構(gòu)框圖如圖1所示。系統(tǒng)采用FPGA為控制核心，利用其自帶的直接數(shù)字合成器(direct digital synthesizer，DDS)知識(shí)產(chǎn)權(quán)核(intellectual property core，IP)產(chǎn)生正弦波輸出，通過(guò)數(shù)模轉(zhuǎn)換器(digital to analog converter，DAC)轉(zhuǎn)換成模擬正弦信號(hào)。系統(tǒng)中采用的DAC是14位的DAC904，為電流輸出型DAC。經(jīng)I/V轉(zhuǎn)換后的單端輸出電壓信號(hào)通過(guò)二階低通濾波器濾除高頻噪聲后，送入由AD844構(gòu)成的壓控電流源。

圖1 系統(tǒng)結(jié)構(gòu)框圖Fig.1 System block diagram

1.1 泰勒級(jí)數(shù)插值的DDS模塊

系統(tǒng)采用賽靈思Spartan-3系列的xc3s400 FPGA芯片支持DDS IP核。該IP核可支持16通道，各通道的頻率和初相位可分別通過(guò)寫(xiě)入相位增量PINC和相位偏移量POFF控制，PINC、POFF與輸出頻率fout、初始相位φ的關(guān)系為:

該DDS IP核的輸入輸出分布圖如圖2所示。圖2中，Data信號(hào)引腳為時(shí)分復(fù)用的數(shù)據(jù)總線，當(dāng)WE=1、AMSB=0時(shí)，CLK的上升沿將Data上的數(shù)據(jù)寫(xiě)入PINC寄存器中;當(dāng)WE=1、AMSB=1時(shí)，CLK的上升沿將 Data上的數(shù)據(jù)寫(xiě)入POFF寄存器中。Sine和Cosine端分別輸出正弦和余弦數(shù)據(jù)。

圖2 DDS輸入輸出Fig.2 Input and output of DDS

本文采用泰勒級(jí)數(shù)插值的DDS模塊，其原理如圖3所示。

圖3 泰勒級(jí)數(shù)插值的原理圖Fig.3 Principle of Taylor series interpolation

ROM查找表中存儲(chǔ)了一個(gè)周期內(nèi)N個(gè)等間隔角度 θi的幅值sinθi，對(duì)于未存儲(chǔ)在 ROM 中的 θ，采用泰勒級(jí)數(shù)插值的方法得到其幅值［5］。

在Spartan3 FPGA中，利用內(nèi)部嵌入的(18×18)bit硬件乘法器以及Block RAM塊，通過(guò)流水線式查表、乘加運(yùn)算，在每個(gè)時(shí)鐘得到插值數(shù)據(jù)，使輸出的正弦波數(shù)據(jù)不再局限于查找表中存儲(chǔ)的數(shù)據(jù)。輸出波形更為光滑，信號(hào)源的精度更高［6］。

通過(guò)安捷倫示波器觀測(cè)到的DDS正弦電壓輸出波形如圖4所示。從圖4可以看出，采用泰勒級(jí)數(shù)插值的正弦波形圖更為平滑。

圖4 泰勒級(jí)數(shù)插值前后的波形對(duì)比圖Fig.4 Comparison of waveforms before and after Taylor series interpolation

1.2 數(shù)模轉(zhuǎn)換

系統(tǒng)選用了14位高速數(shù)模轉(zhuǎn)換器DAC904，3.3 V供電，選擇使用器件內(nèi)部參考電壓，具有較高的無(wú)雜散動(dòng)態(tài)范圍(spurious-free dynamic range，SFDR)。當(dāng)fclk=50 MS/s、fout=5.04 MHz時(shí)，其無(wú)雜散動(dòng)態(tài)范圍為82 dBc，可滿足醫(yī)學(xué)EIT在掃頻范圍內(nèi)無(wú)雜散動(dòng)態(tài)范圍的要求。

數(shù)模轉(zhuǎn)換單元如圖5所示。DAC904配置為差分輸出方式，減小了偶次諧波以及共模噪聲。相比于單端模式，差分輸出的方法改善了電路的動(dòng)態(tài)性能。DAC904的滿量程輸出電流通過(guò)外部配置RSET為20 mA輸出。管腳端輸出差分電流信號(hào)，經(jīng)阻值為25 Ω的負(fù)載電阻后，形成峰值為0.5 V的差分電壓信號(hào)，然后由運(yùn)放A1轉(zhuǎn)成單端信號(hào)輸出?？紤]到運(yùn)放A1輸入電阻與DAC904負(fù)載電阻并聯(lián)的影響，RL1與RL2需經(jīng)篩選，以獲得25 Ω的對(duì)稱負(fù)載電阻。

圖5 數(shù)模轉(zhuǎn)換單元原理圖Fig.5 Principle diagram of DAC unit

圖5 中，R1=R2=200 Ω，Rf=400 Ω，運(yùn)放 A1輸出電壓為)，放大倍數(shù)為2，輸出電壓為 ±1 V，放大器A1采用±5 V的雙電源供電。電路通過(guò)在端之間加接電容Cdiff，可進(jìn)一步改善電路的交流特性，并起到低通濾波作用，避免因高頻噪聲而達(dá)到放大器A1的擺幅限制或過(guò)載。

1.3 壓控電流源電路

系統(tǒng)以Analog Devices公司生產(chǎn)的電流反饋放大器AD844為核心，構(gòu)建了壓控電流源電路。AD844內(nèi)部集成了電流鏡，實(shí)現(xiàn)了第二代電流傳輸器功能，并將跟隨器集成于同一芯片內(nèi)，克服了電流鏡不對(duì)稱和溫度穩(wěn)定性問(wèn)題［7］。電流傳輸關(guān)系如下:

AD844電流傳輸器原理框圖如圖6所示。

圖6 AD844電流傳輸器示意圖Fig.6 Schematic diagram of AD844 current conveyor

以AD844為核心構(gòu)建的壓控電流源電路如圖7所示。圖7中，寬帶運(yùn)放A1為輸入緩沖器，克服了因AD844第一級(jí)增益精度帶來(lái)的誤差。AD844的3腳是電壓輸入端，電流為零，因此呈現(xiàn)的輸入阻抗為無(wú)窮大;2腳是電流輸入端，電壓跟隨3腳電壓，呈現(xiàn)低輸入阻抗;低阻抗的電流輸入端的電流傳輸?shù)礁咦杩沟?腳輸出，從而產(chǎn)生一個(gè)可控輸出電流。該電路中增加了直流反饋環(huán)節(jié)，使6腳的輸出電壓近似為零，有效地消除了在生物阻抗測(cè)量中的殘余直流信號(hào)，避免了在生物體中產(chǎn)生極化現(xiàn)象。根據(jù)器件手冊(cè)，AD844非反相端輸入電壓低于±1 V時(shí)性能最優(yōu)。為了增大輸出電流，可將兩片AD844并聯(lián)。

圖7 基于AD844的壓控電流源電路原理圖Fig.7 Circuit principle diagram of VCCS based on AD844

2 電路特性分析

醫(yī)學(xué)EIT系統(tǒng)要求在10 kHz～1 MHz的掃頻范圍內(nèi)，激勵(lì)信號(hào)源的最小輸出阻抗為100 kΩ［8］。該電路在頻率為1 MHz時(shí)，輸出阻抗為239 kΩ［9］，最大相移不超過(guò) 10°，基本滿足EIT系統(tǒng)的需求。試驗(yàn)測(cè)出的輸出電流與輸入電壓的線性度關(guān)系曲線如圖8所示。從圖8可以看出，電流源輸出電流與輸入電壓基本呈線性關(guān)系。

圖8 輸出電流與輸入電壓的關(guān)系曲線Fig.8 Relationship curve between output current and input voltage

為檢測(cè)該激勵(lì)電流源的恒流特性，參照?qǐng)D9所示的電路進(jìn)行測(cè)試。

圖9 恒流特性測(cè)試Fig.9 Test of constant current characteristic

測(cè)試時(shí)，采用100～600 Ω的負(fù)載電阻，分別選取10 kHz和1 MHz作為測(cè)試頻率，測(cè)試結(jié)果如表1和表2所示。當(dāng)f=10 kHz時(shí)，該壓控電流源的恒流特性很好;當(dāng)f=1 MHz時(shí)，由于頻率的升高，電路輸出端與接地之間的分布電容所帶來(lái)的等效阻抗不斷降低，使得輸出阻抗變小，輸出電流有所改變。

表1 f=10 kHz時(shí)的恒流特性測(cè)試Tab.1 Constant current characteristic test under 10 kHz

表2 f=1 kHz時(shí)的恒流特性測(cè)試Tab.2 Constant current characteristic test under 1 MHz

3 結(jié)束語(yǔ)

本文設(shè)計(jì)了一種基于FPGA的14位高精度激勵(lì)電流源，采用泰勒級(jí)數(shù)修正的DDS IP核級(jí)數(shù)，使輸出頻率的最小分辨率可達(dá)0.0117 Hz，無(wú)雜散動(dòng)態(tài)范圍高達(dá)115 dBc;且在無(wú)需改變外圍電路的情況下，通過(guò)修改程序即可使電路工作在單頻、掃頻及混頻模式?；诘诙娏鱾鬏斊鰽D844的VCCS具有輸出阻抗高、相移小及線性度好的特點(diǎn)，可以滿足電流激勵(lì)模式下人體肺部電阻抗成像系統(tǒng)在10 kHz～1 MHz掃頻范圍內(nèi)對(duì)激勵(lì)信號(hào)源的要求。

［1］Brown B H，Barber D C，Seagar A D.Applied potential tomography:possible clinical applications［J］.Clinical Physics and Physiological Measurement，1985，6(2):109 － 121.

［2］Cole K S，Cole R H.Dispersion and absorption in dielectrics［J］.Chem.Phys.，1941，9(4):341 －351.

［3］王化祥，崔自強(qiáng).基于FPGA的電阻抗成像系統(tǒng)激勵(lì)信號(hào)源［J］.電子器件，2007，30(1):90 －92，96.

［4］魏娟.生物電阻抗斷層成像的系統(tǒng)設(shè)計(jì)與優(yōu)化［D］.天津:天津大學(xué)，2003.

［5］孟玉潔，賈懷義，陶成.DDS中幾種關(guān)鍵的ROM壓縮方法［J］.天津通信技術(shù)，2004(1):37－39.

［6］Sodagar A M，Lahiji G R.Mapping from phase to sine amplitude in direct digital frequency synthesizers using parabolic approximation［J］.IEEE Transaction on Circuits and Systems-II:Analog and Digital Signal Processing，2000(47):1452 －1457.

［7］Ramon B，Javier R，Pere R.A wide-band AC-coupled current source for electrical impedance tomography［J］.Physiol Meas，1994(5):A91 －A99.

［8］Denyer C W，Lidgey F J，Zhu Q S et al.A high output impedance current source［J］.Physiol Meas，1994(6):A79 － A82.

［9］王超，王化祥.用于醫(yī)學(xué)電阻抗成像的電壓控制電流源(VCCS)［J］.電子測(cè)量技術(shù)，2001(3):18－20.