高速電路設(shè)計(jì)和信號完整性分析

曹歡

引言：在現(xiàn)代電路系統(tǒng)中，隨著集成電路器件集成度的大規(guī)模提高，許多系統(tǒng)的工作頻率達(dá)到數(shù)百M(fèi)Hz甚至GHz，出現(xiàn)了信號上升及下降速度加快的問題，因此如何保證信號的完整性已經(jīng)成為高速電路設(shè)計(jì)問題中的關(guān)鍵，通常我們會(huì)首先分析導(dǎo)致信號完整性的根源在哪里，其次會(huì)全面考察影響信號完整性的因素，進(jìn)而根據(jù)原因采取具體的防護(hù)措施。

一、關(guān)于信號完整性的概述

信號完整性（Signal Integrity，SI），指信號從輸入端沿某種傳輸線傳輸?shù)浇邮斩撕髠鬏敳ㄐ蔚耐暾潭?，并對信號在電路傳輸中輸入及輸出的時(shí)序和電壓的響應(yīng)能力進(jìn)行比較?，F(xiàn)代電路設(shè)計(jì)中高速電路設(shè)計(jì)所占的比重越來越大，需要考慮在低速電路設(shè)計(jì)中所不需要考慮的很多問題，因此對于高速電路設(shè)計(jì)來說，它的核心不僅要解決高速電路的器件問題，還需要設(shè)計(jì)者結(jié)合自身的工作設(shè)計(jì)理念及使用情況、使用場合，全面的考慮高速電路設(shè)計(jì)。從設(shè)計(jì)者的經(jīng)驗(yàn)及實(shí)際問題來看，高速電路設(shè)計(jì)問題主要存在于以下幾個(gè)方面，首先是信號完整性問題，其次是電磁兼容性問題，第三是電源完整性問題，筆者在這里主要對高速電路中出現(xiàn)的信號完整性問題進(jìn)行分析，并給出相應(yīng)的解決辦法。

二、信號完整性的仿真方法

2.1 模型與建模

對于信號完整性仿真技術(shù)來說，首先需要具備含有各種準(zhǔn)確參數(shù)的電路模型。PCB板級信號完整性分析，常用的模型從種類上分為以下三種：SPICE仿真模型；Verilog-AMS和 VHDL-AMS仿真模型；IBIS仿真模型。在實(shí)踐的過程中通過對三種模型的比較發(fā)現(xiàn)，IBIS模型是最適合信號完整性分析的模型，IBIS模型所展現(xiàn)的是元器件的行為方式模型，它的主要意義在于通過對這一元器件運(yùn)行方式的展現(xiàn)，來預(yù)測和仿真元器件在實(shí)際工作中的方式和結(jié)果。這一模型的構(gòu)建基礎(chǔ)是數(shù)據(jù)表格的形式，通過計(jì)算機(jī)計(jì)算的方式得到仿真的波形，最主要的是它具有自身的語法和ASCII格式，并且不涉及芯片內(nèi)部的結(jié)構(gòu)信息。

2.2利用IBIS模型進(jìn)行信號完整性分析

對IBIS模型的基本原理掌握之后，接下來我們就可以利用工具如Cadence公司的SpecctraQuest和Mentor Graphics公司的HyperLynx來對信號完整性問題進(jìn)行具體的分析了。電路是由元器件經(jīng)導(dǎo)線互聯(lián)組成的，每一個(gè)網(wǎng)絡(luò)所連接的管腳的I/O特性都是由相對器件的IBIS模型進(jìn)行描述和表達(dá)的。相對于有源器件來說，電阻、電容以及電感等無源器件通常使用的是SPICE模型，對于信號互連線的處理方法是等效成傳輸線模型，傳輸線的具體參數(shù)通過相關(guān)因素的數(shù)據(jù)計(jì)算得出，具體相關(guān)因素有厚度、層數(shù)、材料、布線的寬度以及布線的間距等。另外一個(gè)由于網(wǎng)絡(luò)之間的電磁場耦合所引起的寄生參數(shù)值也可以通過場仿真器來算出。

應(yīng)用模型數(shù)據(jù)通過分析軟件獲得，可以對信號完整性問題進(jìn)行必要的分析，包括可能出現(xiàn)的信號延遲、信號反射引發(fā)的上沖下沖及多種網(wǎng)絡(luò)之間的相互干擾等?；趯π盘柾暾苑治?，我們可以通過幾種方式來改善信號質(zhì)量，如：改變拓?fù)浣Y(jié)構(gòu)、調(diào)整阻抗匹配、進(jìn)行疊層結(jié)構(gòu)和布局布線優(yōu)化等，通過這些方式可以有效構(gòu)建起正確的時(shí)序關(guān)系。

2.3 仿真

由于不同的仿真軟件自身有著不同的特點(diǎn)，有的軟件仿真度較高，有的軟件對高頻電路會(huì)有很大的益處，但不是精度越高越有利于仿真信號的精確率，仿真速度也是仿真軟件的基礎(chǔ)評定要求之一。為此，選擇合適的電路仿真分析軟件才能滿足對信號完整性分析的要求。以下就使用較為廣泛的兩種仿真軟件進(jìn)行論述。

2.3.1Mentor Graphics公司研發(fā)的HyperLynx仿真軟件

Hyperlynx包含前仿真環(huán)境LineSim和后仿真環(huán)境BoardSim，LineSim主要用在布線設(shè)計(jì)前約束布線和各層的參數(shù)、設(shè)置時(shí)鐘的布線拓?fù)浣Y(jié)構(gòu)、選擇元器件的速率、診斷信號完整性及避免電磁輻射、串?dāng)_等方面。BoardSim主要用于布線后快速的分析設(shè)計(jì)中的信號完整性、電磁兼容性和串?dāng)_等問題，生成串?dāng)_強(qiáng)度報(bào)告，解決串?dāng)_問題。筆者使用LineSim工具，對信號的阻抗匹配、傳輸線長度、串?dāng)_進(jìn)行了仿真分析，得出了指導(dǎo)性結(jié)論。

2.3.2 Cadence公司研發(fā)的SpecctraQuest仿真軟件

SpecctraQuest仿真軟件是一種高速系統(tǒng)板級設(shè)計(jì)工具，主要功能是對PCB布線前、后的信號完整性進(jìn)行必要的分析，控制Layout的相應(yīng)約束條件。仿真軟件集成SigXplorer拓?fù)浣Y(jié)構(gòu)研發(fā)環(huán)境，提供可以圖形化顯示的拓?fù)浣Y(jié)構(gòu)、窗口修改，是當(dāng)前電路設(shè)計(jì)師進(jìn)行信號互聯(lián)結(jié)構(gòu)設(shè)計(jì)的關(guān)鍵工具之一。軟件在進(jìn)行PCB布局和布線等詳細(xì)設(shè)計(jì)前使用，通過仿真軟件的分析可以有效確定及優(yōu)化電路的互聯(lián)策略，同時(shí)為獲取信號完整性提供最優(yōu)化的方法。

三、總結(jié)

通過本文我們了解到完善高速電路系統(tǒng)設(shè)計(jì)工作的首要問題就是要解決信號完整性問題，否則由此產(chǎn)生的不確定性問題不僅會(huì)降低信號的質(zhì)量，還會(huì)影響到整個(gè)系統(tǒng)的性能。尤其是近年來，基于電路PCB板的總線設(shè)計(jì)速率越來越高，帶來了越來越多的信號完整性問題。在產(chǎn)品開發(fā)過程中，電子工程師首先要面臨的是高密度PCB設(shè)計(jì)帶來的難點(diǎn)，其次是要承受產(chǎn)品更新?lián)Q代帶來的壓力，最終使得仿真工具成為電子工程師有效工作必要的協(xié)助手段。只有采用新的設(shè)計(jì)規(guī)則、適當(dāng)?shù)姆治龉ぞ摺⑾冗M(jìn)的生產(chǎn)技術(shù)（如背鉆）、特殊的PCB基材等，才能更好的進(jìn)行高速電路設(shè)計(jì)。因此在高速電路設(shè)計(jì)過程中借助EDA仿真工具來分析信號完整性這一手段，是具有十分重要的理論及實(shí)踐意義的。

參考文獻(xiàn)

[1].曾峰，侯亞寧，曾凡雨.印制電路板（PCB）設(shè)計(jì)與制作[M].電子工業(yè)出版社，2008.

[2].奧本海默，劉樹堂譯.信號與系統(tǒng)（第二版）[M].西安交通大學(xué)出版社，1999.

[3].SPECCTR A Quest Simulation and Analysis Reference [J]. Cadence Design System， 2002.

[4].IBIS 4.1可以增強(qiáng)信號完整性建模功能[OL].

[5].葛寶珊，李波.高速數(shù)字系統(tǒng)中信號完整性傳輸延時(shí)分析[J].計(jì)算機(jī)工程與設(shè)計(jì)，2003.