無線衰落信道下基帶系統(tǒng)性能評估實驗平臺

朱秋明，陳小敏，戴秀超，黎 寧，虞湘賓

(南京航空航天大學電子信息工程學院，江蘇南京 210016)

“通信原理”是信息工程專業(yè)的重要基礎課程［1，2］。數(shù)字基帶系統(tǒng)是該課程研究的重要內容，理論性比較強。近年來，基于Matlab、SystemVIEW和LabVIEW等仿真軟件可視化輔助教學得到廣泛應用，取得了較好的課堂教學效果［3，4］。

本文結合我校信息工程專業(yè)落實教育部提出的“卓越工程師教育培養(yǎng)計劃”，開發(fā)了一套用于輔助“通信原理”實踐教學的基帶系統(tǒng)性能評估硬件實驗系統(tǒng)［5］。學生在該實驗系統(tǒng)中，通過動手操作演示、硬件電路修改和創(chuàng)新、嵌入式軟件部分功能完善以及結合自己的興趣開發(fā)新功能等，使他們對數(shù)字通信系統(tǒng)有實際的感受和直接的經(jīng)驗。

1 系統(tǒng)模型

考慮到數(shù)字基帶系統(tǒng)的誤碼率分析是“通信原理”課程的難點之一，本文設計了一個如圖1所示的基帶系統(tǒng)性能評估綜合實驗系統(tǒng)。

為便于在實驗系統(tǒng)的接收端進行誤碼率及誤幀率性能測試，發(fā)射端對數(shù)據(jù)源進行組幀后才進行基帶調制發(fā)送。為模擬實際無線信號傳播過程中受到信道衰落和噪聲的失真影響，該系統(tǒng)采用等效復基帶信道進行建模:

其中，(t)和(t)分別為發(fā)送和接收的復基帶信號(t)表示信道時變復衰落，它包含了路徑損耗、陰影衰落和多徑衰落等多種因素。通?？刹捎萌鹄騈akagami衰落分布建模;(t)表示等效的信道噪聲，通常設為復高斯噪聲。

2 基于FPGA的綜合實驗系統(tǒng)

2.1 硬件平臺

數(shù)字基帶實驗系統(tǒng)的硬件平臺包括基帶處理模塊、顯示模塊、A/D/D/A模塊和外圍接口模塊等。由于本校通信專業(yè)學生已學習過FPGA相關課程，基帶處理模塊的主處理器選擇采用了美國Xilinx公司的FPGA器件Virtex4-SX25，該芯片集成了4個DCM模塊、128個 Xtreme DSP，128個 18kB的BLOCK RAM，最大的BLOCK RAM容量為2304kB。外圍電路包括SRAM和FLASH等存儲器件、撥碼開關、LED以及數(shù)碼管等。

2.2 基于FPGA的基帶系統(tǒng)

為了正確識別每一幀的開始位置和結束位置，我們在發(fā)送端每一幀信息序列之前加入同步序列。常用的同步序列包括全0碼、全1碼、1和0交替碼和巴克碼，其中巴克碼具有尖銳的自相關函數(shù)，很容易與隨機序列區(qū)分開來，所以本系統(tǒng)采用13位巴克碼序列1111100110101作為幀頭。另外，發(fā)送信息序列采用1024位的m隨機序列，F(xiàn)PGA實現(xiàn)時可采用10級線性反饋移存器產(chǎn)生。

綜合實驗系統(tǒng)的采樣率設為10MHz，碼元速率1.25MBaud?；鶐С尚涂捎行p小信道帶寬受限導致的碼間干擾，脈沖成型濾波器采用32階根升余弦波形，濾波器長度為4個符號周期(32個采樣點)。接收端匹配濾波器與成型濾波器成復共軛關系，兩者級聯(lián)后滿足升余弦特性，可以消除碼間串擾。

定點化后的根升余弦濾波器單位沖激響應以及匹配濾波后的輸出波形如圖2所示。由圖可見，發(fā)射端脈沖成型后，前后兩個碼元對當前碼元存在碼間串擾，串擾值為最大樣值的9.34%和3.74%。當接收端匹配濾波后，前后兩個碼元串擾影響分別降為0.14%和0.53%，可認為基本沒有碼間干擾了。

圖2 根升余弦濾波器和匹配濾波輸出波形

圖3給出了上述實驗參數(shù)下BPSK調制后基帶系統(tǒng)ModelSim時序仿真圖。

圖3 基于ModelSim的仿真圖形

圖中data_I_in表示星座映射后的符號;data_I_out表示內插后的符號序列;兩支路dout分別對應發(fā)射機脈沖成型和接收機匹配濾波后的輸出波形，將該兩路信號通過ISE(Integrated Software Environment)內嵌的邏輯分析儀ChipScope將數(shù)據(jù)導出，并利用Matlab工具獲得眼圖如圖4所示。由圖可見，發(fā)射端根升余弦脈沖濾波后輸出波形存在碼間串擾，但經(jīng)過匹配濾波后的基本沒有碼間串擾，這與“通信原理”課程中非常重要的無碼間串擾理論—奈奎斯特準則吻合。

圖4 基于FPGA的基帶系統(tǒng)輸出眼圖

2.3 基于FPGA的無線信道模擬

(1)SoS定點模型

諧波疊加方法SoS(Sum of Sinusoids)是指通過有限個具有特定幅度、頻率和初始相位的正弦波疊加產(chǎn)生高斯隨機過程，該方法具有明確的物理含義且易于FPGA硬件實現(xiàn)［6］。

諧波疊加方法的定點實現(xiàn)模型可表示為

其中，N為諧波數(shù)量;W表示每路余弦信號輸出位數(shù);θn表示初始相位且滿足［0.2π］內均勻分布;fd表示最大多普勒頻移，αn為各支路入射角，可采用如下取值方法

式中，θk為一微小的偏移量。

SoS模型的硬件實現(xiàn)框圖如圖5所示，各支路余弦信號采用查表法產(chǎn)生，余弦表深度和寬度位數(shù)分別為D=12和W=16。若直接存儲，消耗的硬件資源較大，考慮到余弦波與其四分之一周期波形之間的相位轉換關系，將查找表縮至只存儲四分之一的波形大小，并且所有支路共享同一個表，通過時分方式進行訪問，可大大節(jié)省FPGA存儲資源。

圖5 SoS模型硬件實現(xiàn)原理圖

(2)瑞利衰落模塊

瑞利衰落隨機過程可由復高斯隨機過程產(chǎn)生

式中，u1(t)和u2(t)表示相互獨立的高斯隨機過程。由于SoS模型輸出位寬與散射支路數(shù)目及數(shù)據(jù)寬度有關，實驗中采用16條散射支路即N=16，且每條支路輸出位數(shù)W=16，對應SoS模型輸出高斯隨機變量的位寬為

對應瑞利衰落的平均功率則為2PGauss。

3)高斯噪聲模塊

為了模擬和驗證不同信噪比情況下的數(shù)字基帶系統(tǒng)誤碼率情況，需要根據(jù)瑞利衰落后信號的功率實時產(chǎn)生信道噪聲。實驗中的高斯噪聲也由SoS模型產(chǎn)生，通過乘以特定的系數(shù)k，得到滿足用戶指定信噪比的高斯噪聲。假設無信道衰落情況下，接收端匹配濾波后采樣輸出的信號電平為A。瑞利信道衰落功率為2PGauss，高斯噪聲功率為PGauss，則輸出信噪比可表示為

利用上式可獲得不同信噪比情況下的系數(shù)k值。為簡化FPGA實現(xiàn)噪聲功率的調整，可靈活設置信噪比，使得k盡量滿足2的整數(shù)次冪關系，從而通過對SoS高斯噪聲模塊輸出序列的移位實現(xiàn)。

3 實驗結果與討論

基于上述系統(tǒng)模型和關鍵模塊的定點算法，我們在以FPGA為核心的硬件平臺上實現(xiàn)了數(shù)字基帶系統(tǒng)演示及性能評估綜合實驗系統(tǒng)。學生可以通過Xilinx公司的集成軟件環(huán)境ISE開發(fā)平臺內嵌的邏輯分析儀ChipScope實時觀測衰落信道前后的信號波形及星座圖，從而加深對衰落信道及其對通信系統(tǒng)影響等理論知識的理解。

圖6給出了四種不同信道情況下輸出QPSK基帶信號的星座映射圖。由圖可見:①對于無衰落無噪聲信道，輸出信號應為理想的四個點;②當信道僅存在衰落時，星座圖變成了四條線，即幅值發(fā)生變化但相位不變;③當信道存在加性噪聲時，相位也發(fā)生隨機變化，星座圖變成了四簇，且當噪聲越大映射點分布越散亂，接收端誤判的可能性也增加。

圖6 不同信道條件下接收信號星座圖

圖7則給出了BPSK調制不同信噪比下接收端誤比特統(tǒng)計結果，為便于比較圖中還給出了無衰落情況下的性能曲線，此時學生可定量的理解信道衰落對基帶通信系統(tǒng)性能的影響。

圖7 BPSK實測誤比特率性能曲線

4 結語

我們基于FPGA硬件平臺開發(fā)了一個數(shù)字基帶系統(tǒng)演示教學及性能評估綜合實驗平臺，它以直觀圖形和數(shù)據(jù)方式展示硬件系統(tǒng)中基帶通信各點波形的實時變化，使學生能從硬件角度去深入理解調制/解調、脈沖成型/匹配濾波以及無線信道衰落等特點，有效地提高了學生動手能力，從而提高了教學質量和效果。

［1］宋鐵成.“通信原理”課程的系統(tǒng)級實驗建設［J］，南京:電氣電子教學學報，2004，26(4):66-68

［2］樊昌信，曹麗娜.通信原理(第6版)［M］，北京:國防工業(yè)出版社，2008.

［3］陳麗娜，基于SystemView的通信原理系統(tǒng)軟件實驗設計［J］，上海:實驗室研究與探索，2009，28(9):62-64.

［4］黃葆華，臧國珍，袁志剛，帶限最佳數(shù)字基帶系統(tǒng)誤碼性能分析［J］，南京:電氣電子教學學報，2012，34(3):16-18

［6］劉云等.基于藍牙系統(tǒng)的基帶處理仿真教學實驗的設計與實現(xiàn)［J］，南京:電氣電子教學學報，2003，25(4):35-40

［7］朱秋明.非均勻散射空時頻相關MIMO信道建模與仿真研究［D］，南京航空航天大學，2011.