關于EDA教學中Quartus II原理圖輸入法的探討

于明軍

（赤峰學院 物理與電子信息工程學院，內蒙古 赤峰 024000）

關于EDA教學中Quartus II原理圖輸入法的探討

于明軍

（赤峰學院 物理與電子信息工程學院，內蒙古 赤峰 024000）

本文介紹FPGA/CPLD開發(fā)軟件QuartusII的原理圖輸入法，舉例說明原理圖輸入設計法的基本知識，并對原理圖輸入設計法作進一步的深入討論.

EDA；QuartusII；原理圖輸入法

1 引言

現代電子設計技術的核心就是EDA（電子設計自動化，ElectronicDesignAutomation）技術.在QuartusII中，VHDL輸入和原理圖輸入都能完成FPGA的設計，他們的地位是均等的.兩種輸入之間可以互相轉換和互相調用，兩者僅為表述形式的不同，其結果都能形成RTL級描述.在VHDL輸入中的元件例化，就是文字表述的原理圖輸入.在原理圖中的元件符號，就是封裝好的VHDL輸入元件，此元件還需要對應的VHDL輸入文件給出其功能，才能在原理圖輸入中形成RTL級描述.兩種輸入可自由選擇，按使用習慣進行FPGA設計，無需特意區(qū)分.原理圖輸入法表示的優(yōu)點是直觀、方便.

2 Quartus II原理圖輸入法設計時鐘

原理圖輸入方式是利用EDA工具提供的圖形編輯器以原理圖的方式進行輸入.應用數字邏輯電路的基本知識，使用QuartusII原理圖輸入法可非常方便地進行數字系統的設計.原理圖輸入方式比較容易掌握，直觀且方便，所畫的電路原理圖(請注意，這種原理圖與利用Protel畫的原理圖有本質的區(qū)別)與傳統的器件連接方式完全一樣，很容易被人接受，而且編輯器中有許多現成的單元器件可以利用，自己也可以根據需要設計元件.

本文以時鐘設計為例，說明QuartusII原理圖輸入法的基本步驟，先設計十二進制和六十進制計數器，再通過層次化設計調用完成對時鐘的設計.

2.1 建立工程文件夾

2.1.1 新建一個文件夾作為工程項目目錄

首先在計算機中建立一個文件夾作為工程項目目錄，此工程目錄不能是根目錄，比如D:，只能是根目錄下的目錄，比如D:QuartusIIcntm12.

2.1.2 建立工程項目

工程是不同的數字系統設計作品的裝載物.在Quartus II中以工程作為設計的獨立單位.工程中有頂層設計文件和底層設計文件，其關系是調用和被調用的關系.工程（工程文件夾名）、頂層設計文件和VHDL輸入（原理圖輸入）的文件名需要一一對應.

運行QuartusⅡ軟件，執(zhí)行File→NewProjectWizard…命令，建立工程.在所彈出的圖1所示的NewProject Wizard對話框中，分別填寫各個項目.其中第一、第二、第三文本框分別是工程項目目錄、項目名稱和項目頂層設計實體的名稱.單擊Finish按鈕就建立了一個空的工程項目.

圖1 工程項目基本設置

2.2 編輯設計圖形文件

2.2.1 建立原理圖文件

執(zhí)行File→New…命令，選擇BlockDiagram/Schematic File流程圖和原理文件.再執(zhí)行File→Saveas…命令，把它另存為文件名是cntm12的原理圖文件，文件后綴為.bdf.將Addfiletocurrentproject選項選中，使該文件添加到剛建立的工程文件中去.

QuartusⅡ支持五中設計輸入法文件：AHDLFile是AHDL文本文件；BlockDiagram/SchematicFile是流程圖和原理文件，簡稱原理圖文件；EDIFFile是網表文件Verilog HDLFile是VerilogHDL文本文件；VHDLFile是VHDL文本文件.選擇BlockDiagram/SchematicFile，單擊OK按鈕即建立一個空的原理圖文件.

2.2.2 編輯輸入原理圖文件

圖形編輯界面如圖2所示，其右側的空白處就是原理圖的編輯區(qū)，在這個編輯區(qū)輸入圖3所示的十二進制計數器原理圖.

2.3 編譯設計圖形文件

完成原理圖編輯輸入后，保存設計圖形文件，就可編譯設計圖形文件.執(zhí)行Processing→StartCompilation，進行編譯.編譯結束后，會出現對話框顯示編譯的錯誤和警告情況.若有錯誤，則可雙擊編譯器界面下方出現的第一個錯誤提示，使第一個錯誤處改變顏色.檢查糾正第一個錯誤后保存再編譯，如果還有錯誤，重復以上操作，直至最后通過.最后通過時應沒有錯誤提示但可有警告提示.可以通過查看編譯報告了解有關情況，比如定時分析情況.以上是使用QuartusⅡ編譯器默認設置進行的編譯方法，還可以先根據需要進一步的編譯設置，然后再編譯，具體方法可參考QuartusⅡ幫助文檔.

2.4 時序仿真設計文件

圖2 圖形編輯界面

圖3 十二進制原理圖

圖4 仿真結果

2.5 生成元件符號

執(zhí)行File→Greate/Update→Greate Symbol Files for Current File命令，將本設計電路封裝生成一個元件符號，供以后在原理圖編輯器下進行層次設計時調用，所生成的符號存放在本工程目錄下，文件名cntm12,文件后綴名為.bsf.調用方法與QuartusⅡ提供的元件符號相似.用以上同樣的方法完成六十進制計數器的設計，并生成符號.

2.6 圖形的層次化設計

首先新建一個工程文件夾clock把十二進制計數器的cntm12.bdf、cntm12.bsf文件和六十進制計數器的cntm60.bdf、cntm60.bsf文件放入其中，再新建一個原理圖文件，使用符號插入命令，選擇cntm12.bsf、cntm60.bsf將它放置于原理圖編輯區(qū)中即可實現調用.完成的原理圖如圖7所示.

圖5 六十進制計數器原理圖

圖6 六十進制計數器仿真波形

圖7 clock的原理圖

圖8 clock的仿真波形

3 結語

EDA課程是高校電類專業(yè)一門重要的工程實踐類課程，在工程設計中，QuartusII軟件的原理圖輸入法簡單易用，是初學硬件設計的首選方法，本文以實例方式對其進行了詳細的闡述，對軟件的學習有一定的指導作用.

〔1〕廖超平.EDA技術與VHDL實用教程[M].高等教育出版社，2007.

〔2〕閆石.數字電子技術基礎[M].高等教育出版社，2006.

〔3〕侯伯亨.VHDL硬件描述語言與數字邏輯電路設計[M].西安電子科技大學出版社，2009.

G642

A

1673-260X（2014）01-0224-02