表面貼裝集成電路引腳整形研究

楊 城，鄧 勇

（湖北航天計量測試技術(shù)研究所，湖北 孝感 432100）

表面貼裝集成電路引腳整形研究

楊 城，鄧 勇

（湖北航天計量測試技術(shù)研究所，湖北 孝感 432100）

微電子技術(shù)的迅猛發(fā)展，促進(jìn)了電子器件和電子產(chǎn)品小型化的發(fā)展。目前，表面貼裝集成電路（SMIC）已成為主流封裝形式，此類封裝集成電路具有集成度高、管腳多、間距小等特點，在生產(chǎn)上滿足了向小型化發(fā)展的需求，但是也帶來了很多問題，其中引腳共面性問題為常見的問題之一。結(jié)合SMIC在使用過程中因引腳共面性引起的焊接問題，對SMIC的引腳整形試驗展開研究。

表面貼裝集成電路；共面性；整形

1 引言

隨著電子元器件向小型化、復(fù)合化、輕量化、多功能、高可靠、長壽命的方向變革，相繼出現(xiàn)了各種類型的表面貼裝集成電路（SMIC），此類封裝集成電路具有集成度高、管腳多、間距小等特點，生產(chǎn)上滿足了向小型化發(fā)展的需求，但是也帶來了很多問題，其中引腳共面性問題為常見的問題之一。

據(jù)統(tǒng)計，表面貼裝技術(shù)（SMT）中出現(xiàn)的焊點開路故障，達(dá)總故障數(shù)的三分之一以上。其中，引腳的共面性差是引起故障的最主要原因之一。為提高焊接過程中的可靠性，湖北航天計量測試技術(shù)研究所通過對引腳有問題的表貼集成電路進(jìn)行整形，并通過共面性檢測，減少因共面性差而造成的焊接故障，降低生產(chǎn)成本，提高生產(chǎn)質(zhì)量和效率。

2 引腳整形設(shè)備應(yīng)用背景

微電子技術(shù)的迅猛發(fā)展，促進(jìn)了電子器件和電子產(chǎn)品的小型化發(fā)展。電子產(chǎn)品的高密度組裝使得傳統(tǒng)的通孔安裝技術(shù)THT無能為力。SMT則較好地解決了電子產(chǎn)品發(fā)展的組裝需求。SMT是指采用拾放機直接粘貼到印刷電路板（PCB）上，通過焊接成為一個電子部件的裝配技術(shù)。SMT相對于THT，其優(yōu)點有：

（1）組裝密度高、電子產(chǎn)品體積小、重量輕，與通孔插裝技術(shù)相比，SMT節(jié)省PCB空間60%~70%，使重量減輕70%~80%；

（2）可靠性高，抗振能力強；

（3）高頻特性好；

（4）易于實現(xiàn)自動化，提高生產(chǎn)效率；

（5）可以降低成本。

正是由于SMT的這些優(yōu)勢，SMIC的發(fā)展在近幾年非常迅猛，原有的雙列直插封裝集成電路（DIP），許多已被適合SMT組裝用的小外形封裝集成電路（SOP）所代替。近年來出現(xiàn)的超大規(guī)模集成電路（VLSIC）和專用集成電路（ASIC），其引腳數(shù)的增多使得SOP已滿足不了設(shè)計需要，因而出現(xiàn)了大量采用四面出線扁平封裝的集成電路，如塑料封裝J型引腳的集成電路PLCC 和陶瓷無引腳的集成電路（LCCC）以及方形扁平封裝集成電路QFP。根據(jù)封裝技術(shù)和組裝形態(tài)的不同，同種封裝尺寸下芯片的引腳數(shù)有所不同，從而導(dǎo)致了各種不同封裝集成電路引腳中心間距的差異。而且，隨著半導(dǎo)體技術(shù)的不斷發(fā)展，IC集成度越來越高，芯片也不斷增大，相應(yīng)I/O數(shù)的增加也異常驚人，在對其封裝時，在其限度內(nèi)就必須不斷減小引腳的間距。對于QFP來說，引腳間距越來越小，從通常的0.635 mm到0.5 mm，甚至0.3 mm[1]。圖1為典型的表貼集成電路封裝形式。

圖1 典型的表貼集成電路封裝形式

精細(xì)間距集成電路的局限性在于細(xì)引腳易彎曲、質(zhì)脆而易斷，對于引腳間的共面性和貼裝精度的要求很高。因此要實現(xiàn)精確安裝就要求引腳具有很高的精度。以QFP封裝集成電路為例，除特殊情況外，其引腳有如圖2所示的三種出線方式，分別為頂部出線方式、中部出線方式及底部出線方式。

圖2 QFP封裝集成電路引腳的出線方式及關(guān)鍵參數(shù)

在引腳參數(shù)中，有如下幾個關(guān)鍵技術(shù)參數(shù)[2]：

（1）肩寬（A）：即引腳根部到第一個彎曲點的距離，如圖2所示，成形過程中器件兩邊肩寬應(yīng)基本保持一致，引腳不得在器件本體根部彎曲，器件本體到引腳彎曲點間平直部分距離為A。

（2）焊接面長度（B）：即引腳切割點到第二個引腳彎曲點的距離，如圖2所示；

（3）站高（D）：即成形后元器件本體與安裝面間的距離，如圖2所示。在元器件引腳成形過程中，提供一定尺寸的站高是非常必要的，其主要原因也是考慮到應(yīng)力釋放的問題，避免元器件本體與PCB表面間形成硬接觸后造成應(yīng)力無釋放空間，進(jìn)而損傷器件。另一方面，在三防和灌封過程中，三防漆及灌封膠能夠有效浸入芯片本體底部，固化后將有效提高芯片對PCB的附著強度，增強抗振效果。

（4）引腳彎曲半徑（R）：如圖2所示，為了保證集成電路引腳成形后，其引腳焊接面具有良好的共面度（不大于0.1 mm），由于成形過程中，器件引腳存在反彈，不同材料和不同引腳厚度（直徑）的反彈系數(shù)存在一定的差別，因此引腳成形過程中應(yīng)控制好引腳彎曲半徑，確保成形后引腳焊接面共面度良好。

（5）引腳共面性：共面性是最低落腳平面與最高引腳之間的垂直距離，如圖3所示。共面性是集成電路引腳成形的一個重要參數(shù)，共面性差是造成集成電路與PCB板焊點開路故障的主要原因。

（6）引腳歪斜：引腳歪斜是指相對于封裝的中心線測量，其成形的引腳從其理論位置的偏移。通常情況下可通過外觀進(jìn)行定性判斷，其主要方法是將成形后的集成電路放置于待焊接的PCB焊盤上，觀察引腳與PCB焊盤的相對位置，應(yīng)保證最大側(cè)面偏移不得超過引腳寬度的25%，如圖4所示。

圖3 引腳共面性定義

圖4 集成電路引腳最大側(cè)面偏移

引腳歪斜的不同類型見表1。

表1 引腳歪斜的不同類型

在實際生產(chǎn)中，因引腳共面性及引腳歪斜問題造成的集成電路引腳接觸不良或焊接不良，幾乎占總故障數(shù)的80%。

3 應(yīng)用QFP-208封裝形式遇到的問題及解決方案

3.1 問題介紹

某廠在使用Silicon SculptorⅡ編譯器對Actel公司生產(chǎn)的A42MX24PQ208M進(jìn)行程序編譯及寫入的過程中發(fā)現(xiàn)該器件空檢查錯誤，無法對其進(jìn)行程序編譯及寫入。

該廠將該器件委托湖北航天計量測試技術(shù)研究所進(jìn)行試驗，分析上述現(xiàn)象產(chǎn)生的原因。使用SP-3160V 超大規(guī)模集成電路測試系統(tǒng)對其進(jìn)行了連通性測試，測試數(shù)據(jù)顯示第93、94、95、96、97、103、104、121、125等引腳接觸不良。

對該器件進(jìn)行外部目檢，發(fā)現(xiàn)部分引腳歪斜、翹曲，引腳損傷外部目檢圖見圖5，與連通性測試接觸不良的引腳位置基本對應(yīng)。

圖5 引腳損傷外部目檢圖

3.2 制定解決方案

通過對該廠提供的器件進(jìn)行連通性檢查及外部目檢試驗，初步判斷編程失敗的原因為器件的引腳歪斜、翹曲造成接觸不良，歪斜、翹曲的引腳在空檢查步驟不能接收和反饋信號。

解決方案：

（1）使用FP-50引腳整形設(shè)備對該器件整形；

（2）將整形后的器件進(jìn)行外部目檢和連通性檢查試驗；

（3）再次對檢查合格的器件進(jìn)行程序編譯及寫入；

（4）根據(jù)編程結(jié)果確定下一步試驗方案或下結(jié)論。

4 FP-50引腳整形設(shè)備介紹

4.1 FP-50引腳整形設(shè)備簡介

FP-50引腳整形設(shè)備被設(shè)計用于各種表面貼裝集成電路（如QFP、TQFP、SSOP、TSOP等）的返修工作。該設(shè)備引腳整形裝置為模塊化設(shè)計，主要由集成電路支撐架與引腳返修工裝兩部分組成：集成電路支撐架用于整形過程中固定集成電路；引腳返修工裝用于引腳的整形。圖6為FP-50引腳整形設(shè)備。

通過FP-50引腳整形設(shè)備的整形，可對表面貼裝集成電路引腳的以下參數(shù)進(jìn)行整形，達(dá)到設(shè)計方或使用方所要求的尺寸：

（1）引腳歪斜（Lead Bend）；

（2）引腳共面性（Coplanarity）；

（3）引腳終端尺寸（Terminal Dimension）；

（4）引腳間距（Pitch）。

圖6 FP-50引腳整形設(shè)備

4.2 FP-50引腳整形設(shè)備整形原理

首先通過支柱與壓塊固定集成電路，然后通過Comb（梳子）與Coplan的一系列協(xié)同動作對引腳進(jìn)行整形，最后支柱旋轉(zhuǎn)，對表面貼裝集成電路的其余各邊進(jìn)行整形。

FP-50引腳整形設(shè)備整形模塊由四個馬達(dá)控制，圖7為FP-50引腳整形設(shè)備整形模塊。

圖7 FP-50引腳整形設(shè)備整形模塊

（1）M1為控制梳子進(jìn)入/移出集成電路引腳的控制馬達(dá)，其作用為控制梳子插入到引腳間距中，如圖8所示，并對引腳終端尺寸進(jìn)行整形校正；

圖8 梳子插入引腳

（2）M2為控制梳子前后動作的控制馬達(dá)，其作用為對彎曲的引腳及引腳的間距進(jìn)行整形校正；

（3）M3為控制支柱旋轉(zhuǎn)的控制馬達(dá)，其作用為控制集成電路各邊引腳均進(jìn)行整形試驗；

（4）M4為控制Coplan上下動作的控制馬達(dá)，其作用為對引腳共面性進(jìn)行整形校正，如圖9所示。

圖9 Coplan上下動作

5 解決方案實施情況與結(jié)論

5.1 解決方案實施情況

在FP-50引腳整形設(shè)備上開發(fā)調(diào)試A42MX24PQ208M型號集成電路整形程序，圖10為程序調(diào)校過程。

圖10 程序調(diào)校過程

程序調(diào)校結(jié)束后，進(jìn)入引腳整形界面對該集成電路進(jìn)行引腳整形，圖11為FP-50引腳整形設(shè)備整形界面。

圖11 FP-50引腳整形設(shè)備整形界面

將通過FP-50引腳整形設(shè)備整形校正后的集成電路進(jìn)行外部目檢和連通性檢查試驗，外部目檢無明顯的引腳歪斜、翹曲情況，圖12為整形后外部目檢圖。

外部目檢后對該器件進(jìn)行連通性檢測，測試合格。

將整形后的器件送回該廠再次進(jìn)行程序編譯及寫入，編程成功。

5.2 結(jié)論

整形后的器件再次進(jìn)行程序編譯及寫入時編程成功，證明第一次編程失敗的原因是由引腳歪斜、翹曲造成引腳接觸不良而引起的，而非器件的失效；FP-50引腳整形設(shè)備的整形效果良好；本次分析方案明確，結(jié)論準(zhǔn)確，達(dá)到了預(yù)期目的。

The Study of Reforming Pins for Surface Mount Integrated Circuit

YANG Cheng, DENG Yong
（Hubei Aerospace Institute of Measurement and Test Technology,Xiaogan432100,China）

With the rapid development of microelectronics technology, electronic devices and electronic products are becoming more and more miniaturized. Currently, surface mount integrated circuit（SMIC）has become a mainstream form of encapsulation, such packaged integrated circuit are highly integrated with multi-pins and fi ne pitch. This encapsulation form meet the miniaturization development needs for users, but it also brings a lot of problems, such as lead coplanarity issue. In consideration of the problem of coplanarity, there is a study for reforming the pins of SMIC with the purpose of improving the reliability of solderability is needed.

SMIC; coplanarity; reforming

TN305.94

A

1681-1070（2014）09-0005-04

2014-04-11