基于FPGA的多路微弱醫(yī)學(xué)生物電信號(hào)處理系統(tǒng)

黃學(xué)業(yè)，凌朝東，黃銳敏，萬 安

（華僑大學(xué) 信息科學(xué)與工程學(xué)院，福建 廈門361008）

1 引 言

隨著世界人口老齡化進(jìn)程的加快以及個(gè)人對健康的關(guān)注程度增加，醫(yī)療電子終端市場有了顯著的發(fā)展［1］。不論在醫(yī)療診斷，還是在科學(xué)研究等方面，生物電信號(hào)都有著重要的意義［2］。生物電信號(hào)一般都很微弱，腦電信號(hào)幅值大小為0.001～0.1mV，主頻帶范圍為0.5～40 Hz；心電的幅值大小為1～5mV，主頻帶范圍為0.05～100Hz。因此，生物電信號(hào)采集系統(tǒng)各個(gè)通道通常都需要獨(dú)立的模擬放大、濾波等模塊，其體積往往較大，限制了儀器的應(yīng)用推廣，這給一些專用的生物電信號(hào)提取電極芯片提供了發(fā)展的契機(jī)［3］。本文采用德州儀器（TI）公司的ADS1198芯片采集生物電信號(hào)，節(jié)省了大量的外圍電路；并利用FPGA 芯片高速并行處理數(shù)據(jù)的能力實(shí)時(shí)地對信號(hào)進(jìn)行處理；采用軟硬件協(xié)同設(shè)計(jì)的技術(shù)，利用SOPC定制IP，每一個(gè)模塊都能夠單獨(dú)完成，又能輕松地整合在一起形成一個(gè)系統(tǒng)。本系統(tǒng)具有可復(fù)用、便攜、功耗低、實(shí)時(shí)性強(qiáng)等特點(diǎn)，提供了一種全新的生物電信號(hào)的采集方案。

2 系統(tǒng)總體設(shè)計(jì)方案

本系統(tǒng)硬件主要由模擬前端電路模塊ADS1198、FPGA 數(shù)字系統(tǒng)開發(fā)平臺(tái)DE2＿70、液晶屏模塊TRDB－LTM 構(gòu)成。系統(tǒng)可分成三大功能模塊：生物電信號(hào)采集、放大及隔離等預(yù)處理模塊、生物電信號(hào)處理及控制模塊、LCD 波形顯示、數(shù)據(jù)存儲(chǔ)及人機(jī)交互模塊［4］。圖1為系統(tǒng)總體設(shè)計(jì)框圖。

圖1 系統(tǒng)總體設(shè)計(jì)框圖Fig.1 System overall design diagram

（1）生物電信號(hào)采集、放大及隔離等預(yù)處理模塊：采用德州儀器（TI）公司的全面集成的模擬前端（AFE）芯片ADS1198為核心的模擬前端電路實(shí)現(xiàn)生物電信號(hào)的采集、放大、隔離等預(yù)處理操作。

（2）生物電信號(hào)處理及控制模塊：利用FPGA強(qiáng)大的快速并行處理數(shù)據(jù)的能力，實(shí)時(shí)地處理生物電信號(hào)，控制系統(tǒng)各個(gè)模塊的協(xié)調(diào)工作。我們能在一個(gè)系統(tǒng)中嵌入多個(gè)主設(shè)備（包括AD、LCD的IP）來實(shí)現(xiàn)數(shù)據(jù)的傳輸，大大減輕了CPU 的負(fù)擔(dān)；同時(shí)能快速升級(jí)硬件模塊，只需進(jìn)行相應(yīng)的定制，一個(gè)IP 就能掛接到總線上；所有IP 都采用Avalon總線架構(gòu)，并采用統(tǒng)一的同步時(shí)鐘。

（3）LCD 波形顯示、數(shù)據(jù)存儲(chǔ)及人機(jī)交互模塊：采用數(shù)字式觸摸面板液晶屏TRDB＿LTM、SD卡及按鍵來實(shí)現(xiàn)波形的顯示、數(shù)據(jù)存儲(chǔ)和人機(jī)交互的功能。LCD 通過自己編寫的IP 核，以Avalon從設(shè)備的方式連接到Nios II處理器。SD卡采用SPI總線模式，傳輸協(xié)議較簡單，易于實(shí)現(xiàn)［5］。按鍵用來控制系統(tǒng)的復(fù)位、啟動(dòng)及關(guān)閉等功能。

3 各個(gè)模塊的具體設(shè)計(jì)方案

3.1 生物電信號(hào)采集、放大及隔離等預(yù)處理模塊

本系統(tǒng)采用TI公司的ADS1198為核心的模擬前端電路。ADS1198具有以下主要特性［6］：

（1）8通道16位ADC轉(zhuǎn)換芯片，其采樣頻率范圍是125sps～8ksps。

（2）各通道含可編程放大器，其放大倍數(shù)在1～12倍可調(diào)；CMRR 達(dá)到－105dB。

（3）內(nèi)置右腿驅(qū)動(dòng)放大器和威爾遜中心電端。

（4）低功耗：每個(gè)通道0.55mW。

ADS1198模擬前端的輸入電路包括二階無源低通濾波電路和限幅電路，分別起到了消除高頻干擾和過壓保護(hù)的作用。其中，低通截止頻率為30kHz，可通過電壓幅值范圍為±700 mV。圖2為ADS1198模擬前端的輸入電路。

圖2 ADS1198模擬前端的輸入電路Fig.2 Input of ADS1198analog front end circuit

根據(jù)實(shí)際應(yīng)用需要，F(xiàn)PGA 通過SPI總線發(fā)送指令，配置ADS1198 芯片內(nèi)部的多路選擇器（MUX）實(shí)現(xiàn)各個(gè)輸入端（INPUTS、RLD）的通斷，設(shè)置可編程放大器（A1～A8）的放大倍數(shù)和AD 轉(zhuǎn)換器（ADC1～ADC8）的采樣頻率等。當(dāng)ADS1198芯片完成一次轉(zhuǎn)換，Data Ready引腳變?yōu)榈碗娖?，通知FPGA 通過SPI總線讀取數(shù)據(jù)。圖3為ADS1198模擬前端的核心電路。

圖3 ADS1198模擬前端的核心電路Fig.3 Core of the ADS1198analog front end circuit

3.2 LCD 波形顯示、數(shù)據(jù)存儲(chǔ)及人機(jī)交互模塊

本系統(tǒng)的LCD 顯示模塊選用TRDB＿LTM，這是Altera公司提供的一款數(shù)字式觸摸面板液晶屏。TRDB＿LTM 主要包括液晶觸摸面板模塊、AD 轉(zhuǎn)換器和40 引腳擴(kuò)展信號(hào)接口等模塊［7］。40 引 腳 擴(kuò) 展 信 號(hào) 接 口 用 來 連 接DE2／DE2＿70／DE1等開發(fā)平臺(tái)預(yù)留的40引腳擴(kuò)展端口；液晶觸摸面板模塊從FPGA 中得到輸入的控制信號(hào)并將圖像顯示在液晶面板上；AD 轉(zhuǎn)換器將觸摸點(diǎn)的坐標(biāo)值輸出給FPGA 的預(yù)留接口，從而實(shí)現(xiàn)觸摸控制效果。圖4為TRDB＿LTM 的整體框圖。

讀寫SD 卡實(shí)現(xiàn)本系統(tǒng)的數(shù)據(jù)存儲(chǔ)。SD 卡的總線模式可分為兩種：SD 總線模式和SPI總線模式。在SD 總線模式下，4條數(shù)據(jù)線并行傳輸數(shù)據(jù)，數(shù)據(jù)傳輸速率高，但是傳輸協(xié)議較復(fù)雜；而在SPI總線模式下，只有一條數(shù)據(jù)傳輸線，數(shù)據(jù)傳輸速率較低，但傳輸協(xié)議簡單，易于實(shí)現(xiàn)。本系統(tǒng)采用SPI總線模式。

圖4 TRDB＿LTM 整體框圖Fig.4 Overall block diagram of TRDB＿LTM

SPI總線由同步時(shí)鐘線SCK（SD＿CLK）、主機(jī)輸入／從機(jī)輸出數(shù)據(jù)線MISO（SD＿DAT）、主機(jī)輸出／從機(jī)輸入數(shù)據(jù)線MOSI（SD＿CMD）3 根線組成。此外，還有一條從機(jī)片選擇線CS（SD＿DAT3）。FPGA 提供SPI系統(tǒng)的片選信號(hào)以及同步時(shí)鐘脈沖。SPI總線模式的數(shù)據(jù)是以字節(jié)為單位進(jìn)行傳輸?shù)?。主機(jī)與SD 卡的各種通信都由主機(jī)控制，主機(jī)在對SD 卡進(jìn)行任何操作前都必須先拉低SD 卡的片選信號(hào)CS，然后由主機(jī)向SD 卡發(fā)送命令，SD 卡對主機(jī)發(fā)送的任何命令都要進(jìn)行響應(yīng)，不同的命令會(huì)有不同的響應(yīng)格式（1字節(jié)或2字節(jié)響應(yīng)）。SD 卡除了對命令響應(yīng)外，在執(zhí)行寫操作時(shí)，還要對主機(jī)發(fā)送的每個(gè)數(shù)據(jù)塊進(jìn)行響應(yīng)（向主機(jī)發(fā)送一個(gè)特殊的數(shù)據(jù)響應(yīng)標(biāo)志）。圖5是SD 卡SPI模式下的電氣接口。

圖5 SD 卡SPI模式下的電氣接口Fig.5 Electrical interface of SD card in the SPI mode

此外，本系統(tǒng)采用DE2＿70上的按鍵，實(shí)現(xiàn)系統(tǒng)的復(fù)位、啟動(dòng)及關(guān)閉等功能。

3.3 生物電信號(hào)處理及控制模塊

本系統(tǒng)采用軟硬件協(xié)同設(shè)計(jì)的思想。在FPGA 上，采用SOPC 定制IP 核的技術(shù)，單獨(dú)完成各個(gè)模塊，再將各個(gè)模塊整合在一起形成一個(gè)系統(tǒng)，CPU 采用Altera公司提供的Nios II軟核處理器。

Nios II軟核處理器采用Avalon 交換式總線［8］。該總線是Altera開發(fā)的一種專用的內(nèi)部連線技術(shù)，用來連接系統(tǒng)處理器、內(nèi)部IP 模塊以及外設(shè)等。Avalon交換式總線使用最少的邏輯資源來實(shí)現(xiàn)數(shù)據(jù)總線的復(fù)用、地址譯碼、等待周期的產(chǎn)生、外設(shè)的地址對齊（包括支持原始的和動(dòng)態(tài)的總線尺寸對齊）、中斷優(yōu)先級(jí)的指定以及高級(jí)的交換式總線傳輸?shù)裙δ?。在傳統(tǒng)的總線控制模式下，當(dāng)一個(gè)master用總線時(shí)，其他的單元不能同時(shí)使用，而Avalon總線卻允許它們共享，由此大大提高了資源的利用率。

3.3.1 SOPC定制硬件系統(tǒng)

外接時(shí)鐘使用50 MHz，系統(tǒng)時(shí)鐘150 MHz由內(nèi)部pll IP產(chǎn)生的倍頻時(shí)鐘提供。在構(gòu)建了包含cpu、tri＿state＿bridge、cfi＿flash、sdram、epcs＿controller、jtag＿uart等組件的最小系統(tǒng)的基礎(chǔ)上，添加LTM、ADS1198、FIR、SD 等接口IP 模塊，分別實(shí)現(xiàn)對系統(tǒng)中TRDB＿LTM、AD、FIR、SD 卡等功能模塊的控制。圖6 是系統(tǒng)的SOPC硬件平臺(tái)。

圖6 SOPC硬件平臺(tái)Fig.6 SOPC hardware platform

3.3.2 Nios II軟件開發(fā)環(huán)境實(shí)現(xiàn)軟件編程

系統(tǒng)的軟件部分在Nios II軟件開發(fā)環(huán)境下實(shí)現(xiàn)。系統(tǒng)上電后，等待系統(tǒng)初始化；初始化完畢，生物電信號(hào)通過放大、隔離、濾波等預(yù)處理后，AD 轉(zhuǎn)換成數(shù)字信號(hào)；接著，利用FIR 數(shù)字濾波器濾除信號(hào)中的50Hz工頻噪聲等干擾；最后，存儲(chǔ)數(shù)據(jù)，并在TRDB＿LTM 上顯示波形。圖7為系統(tǒng)軟件流程圖。

圖7 系統(tǒng)軟件流程圖Fig.7 Flow chart of system software

4 實(shí)驗(yàn)結(jié)果

本系統(tǒng)對心電信號(hào)進(jìn)行測試。該測試是在室內(nèi)常溫環(huán)境下，被測人體端坐在椅子上，身體自然放松。連接好DE2＿70、TRDB＿LTM、ADS1198模擬前端電路等模塊后，連接人體的左手腕、右手腕和右腳踝，再由蓄電池供電，即可測得正常人的心電波形圖。系統(tǒng)的采樣頻率為500 Hz。利用波形的補(bǔ)點(diǎn)處理技術(shù)［9］，可以得到更為明亮緊湊的波形。圖8是利用Matlab平臺(tái)對所存儲(chǔ)的波形數(shù)據(jù)進(jìn)行驗(yàn)證。表1是實(shí)驗(yàn)測試結(jié)果分析。

圖8 存儲(chǔ)數(shù)據(jù)在Matlab上畫出的波形Fig.8 Waveform draw in the Matlab

表1 實(shí)驗(yàn)測試結(jié)果分析Tab.1 Analysis of experimental results

續(xù)表

5 結(jié) 論

介紹了一種基于FPGA 的全新的多路微弱醫(yī)學(xué)生物電信號(hào)采集方案，具有精度高、體積小、功耗低、實(shí)時(shí)性強(qiáng)等特點(diǎn)。采用軟硬件協(xié)同設(shè)計(jì)的思想，定制SOPC 的IP模塊的設(shè)計(jì)方法，可以方便快捷地實(shí)現(xiàn)產(chǎn)品的升級(jí)更新。該產(chǎn)品具有較廣闊的市場前景。今后的研究重點(diǎn)是根據(jù)具體的腦電或心電應(yīng)用，進(jìn)行相應(yīng)的算法研究，開發(fā)出具有實(shí)際應(yīng)用前景的腦電或心電設(shè)備。

［1］ 陳穎瑩.德州儀器為ECG 和EEG 量身打造全面集成的模擬前端［J］.電子技術(shù)應(yīng)用，2010（5）：3－3.Chen Y Y.Texas instruments make comprehensive integrated analog front end for ECG and EEG.Electronic Technology Application，2010（5）：3－3.（in Chinese）

［2］ 魏厚杰，官金安，方浩.ADS1298模擬前端的便攜式生理信號(hào)采集系統(tǒng)［J］.單片機(jī)與嵌入式系統(tǒng)應(yīng)用，2012，12（2）：36－39.Wei H J，Guan J A，F(xiàn)ang H.ADS1298analog front end of a portable physiological signal acquisition system［J］.Microcontroller and Embedded Systems Applications，2012，12（2）：36－39.（in Chinese）

［3］ 凌朝東，黃群峰，張艷紅，等.腦電信號(hào)提取專用電極芯片的設(shè)計(jì)［J］.華僑大學(xué)學(xué)報(bào)，2007，28（3）：260－263.Ling C D，Huang Q F，Zhang Y H，et al.Brain electrical signal extraction electrode chip design［J］.Journal of Huaqiao University，2007，28（3）：260－263.（in Chinese）

［4］ Huang X Y，Wan A，CHEN Z J.Development of EEG－based Intelligent Wheelchair Based on FPGA ［J］.The 1st Asia－Pacific Workshop on FPGA Applications，2012，1（1）：79－91.

［5］ 張洪濤，莫文承，李兵兵.基于SPI協(xié)議的SD 卡讀寫機(jī)制與實(shí)現(xiàn)方法［J］.電子元器件應(yīng)用，2008，10（3）：42－43，47.Zhang H T，Mo W C，Li B B.Mechanism and implementation method of SD card reading and writing based on the SPI protocol［J］.Electronic Component ＆Device Applications，2008，10（3）：42－43，47.（in Chinese）

［6］ TI.ADS1198Datasheet［EB／OL］.［2011－11］.http：／／www.ti.com.cn／cn／lit／ds／symlink／ads1198.pdf.

［7］ Altera.TRDB＿LTM User Manual［EB／OL］.［2011－06］.http：／／www.terasic.com.tw／cgi－bin／page／archive＿download.pl Language＝English＆No＝213＆FID＝b226168825c32dd5d7064e9a57f42b0b.

［8］ 凌朝東，洪華峰，李國剛，等.基于NIOS II的便攜式遠(yuǎn)程醫(yī)療監(jiān)護(hù)器硬件平臺(tái)的設(shè)計(jì)［J］.儀器儀表學(xué)報(bào)，2008，29（2）：336－341.Ling C D，Hong H F，Li G G，et al.Hardware design of portable telemedicine monitoring equipment based on NIOS II soft－core［J］.Chinese Journal of Scientific Instrument，2008，29（2）：336－341.（in Chinese）

［9］ 徐洋.40Gsps隨機(jī)取樣數(shù)字示波器關(guān)鍵技術(shù)預(yù)先研究［D］.成都：電子科技大學(xué)，2004.Xu Y.The key technology research in advance 40GSPS random sampling digital oscilloscope［D］.Chengdu：University of Electronic Science and Technology of China，2004.