高速采樣及恢復系統(tǒng)的設計與實現(xiàn)

韓建　何學蘭　魏運鋒

摘要： 數(shù)據(jù)采集和信號恢復系統(tǒng)是信號與信息處理系統(tǒng)中不可或缺的重要組成部分，是計算機與外部世界聯(lián)系的橋梁，也是獲取信息的重要途徑。研究設計了一種高速采集及恢復系統(tǒng)，以芯片ADS830E為采樣系統(tǒng)核心，芯片AD9708為恢復系統(tǒng)核心，并對系統(tǒng)進行了測試驗證，無明顯失真現(xiàn)象。具有采集速率快、存儲容量大、傳輸時延小、穩(wěn)定性高等優(yōu)點。

關鍵詞： 采集及恢復系統(tǒng)； 高速； 測試驗證

中圖分類號： TN 911.72文獻標志碼： Adoi： 10.3969/j.issn.10055630.2014.01.008

引言

信號采集及恢復技術是信息科學的一個重要分支，它研究信息數(shù)據(jù)的采集、存儲、處理控制以及恢復，并且隨著科技的發(fā)展和社會的進步，各種數(shù)據(jù)的實時采集和處理技術越來越先進，在現(xiàn)代工業(yè)控制和科學研究中己成為必不可少的部分[1]。采樣電路的重要性在于它在連續(xù)信號和離散信號所起的橋梁作用[2]。在一定條件下，一個連續(xù)信號可以由采樣點完全地恢復出來，提供了用一個離散信號來表示一個連續(xù)信號的基礎。在很多方面，離散信號的處理比連續(xù)信號更加靈活，因此需要高性能的信號采樣和恢復系統(tǒng)[3]。

1數(shù)字信號處理系統(tǒng)的構成

如圖1所示，數(shù)字信號處理涉及三個步驟：信號的采樣和量化、數(shù)字信號處理和信號恢復。采樣、量化部分主要功能是將連續(xù)信號轉為離散信號，并轉換為數(shù)字量。它由三個部分組成，即抗混疊低通濾波器、采樣保持電路和A/D轉換器。數(shù)字信號處理器是數(shù)字濾波器的核心，它實現(xiàn)信號處理的算法，對量化的信號進行處理。采用可編程邏輯器件（FPGA）作為數(shù)字信號處理器，應用硬件描述語言實現(xiàn)數(shù)字濾波器功能，信號恢復部分是將處理得到的離散數(shù)字信號轉化為模擬離散信號，再恢復為模擬連續(xù)信號。

2信號采樣電路的設計

在實際采樣系統(tǒng)中，信號經(jīng)過采樣后，其頻率分量隨著頻率的的增加而不斷地衰減，且在等于采樣頻率一半處衰減為零。所以在不做均衡的情況下，必須保證采樣頻率足夠高。模擬信號采樣前必須先進行抗混疊濾波器，但是在設計系統(tǒng)中沒有理想的低通濾波器[45]，所以抗混疊低通濾波器的截止頻率必須小于采樣頻率的一半，否則過渡帶衰減不足，可能會引入混疊干擾[4]。整個模擬信號采樣電路由模擬抗混疊低通濾波器、采樣保持電路和A/D轉換電路組成，如圖2所示。采樣保持電路和A/D轉換電路采用芯片。ADS830E是一個8位流水線式的A/D轉換芯片，且?guī)в胁蓸颖３止δ?。該芯片的最高轉換頻率為60 MHz，符合本文中設計的高速采樣要求。

模擬信號經(jīng)過抗混疊濾波器后進行采樣和A/D轉換電路后將數(shù)據(jù)送入FPGA處理。硬件電路如圖3所示。采樣保持及A/D轉換電路集中在一塊芯片ADS830E上，如圖3（a）所示?？够殳B低通濾波器的截止頻率6 kHz，硬件電路如圖3（b）所示。

3數(shù)字信號處理器

FPGA除了實現(xiàn)對A/D、D/A的控制、采集數(shù)據(jù)的存儲以及傳輸，還要實現(xiàn)數(shù)字濾波器的功能。本系統(tǒng)要求能夠對信號進行低間隔、高密度的采集，而且速度快，數(shù)據(jù)量大，因此要嚴格控制整個時序，F(xiàn)PGA起到整個時序控制的核心作用。此外，運用硬件描述語言實現(xiàn)FIR濾波器，實現(xiàn)算法如圖4所示。

4信號恢復電路的設計

數(shù)字信號的恢復電路由D/A轉換電路和信號恢復低通濾波器組成，設計框圖如圖5示。D/A轉換電路采用芯片AD9708，該芯片為8位的D/A轉換器，最大轉換速率125 MHz?；謴偷屯V波器的截止頻率同理應該小于采樣頻率的一半，信號恢復模擬低通濾波器同樣為運算放大器組成的有源低通濾波器[68]。硬件電路結構如圖6（a）、（b）所示。

5系統(tǒng)測試及分析

輸入不同頻率的正弦波，觀測輸出正弦波的幅度，同時比較輸入、輸出波形，得出輸入、輸出波形的相位差。

由于輸出波形肯定滯后于輸入波形，所以相位差必然為負數(shù)。為了更精確地得到相位關系，測試時不直接在示波器上測試，而是將數(shù)字示波器各組波形存儲在計算機上，在計算機上采用示波器軟件Ultrascope，用時間軸測出兩個對應的峰值的時間差，根據(jù)輸入的正弦頻率，計算出相位差如圖7所示，輸入正弦頻率60 kHz，輸出應該滯后于輸入波形，用兩個時間軸分別對準輸入輸出信號對應的波峰，讀出時間差為12.47 μs，那么這兩個波形的相位差為-269.352°。

6結論

通過測試可知，本文實現(xiàn)了高速采樣及恢復系統(tǒng)的設計，無明顯的失真現(xiàn)象。在過渡帶頻率的信號衰減大于理論衰減，這是由抗混疊濾波器和信號恢復濾波器的衰減引起，但偏大的衰減出現(xiàn)在過渡帶，不影響濾波器性能。這表明，抗混疊濾波器和信號恢復濾波器會影響系統(tǒng)特性，設計時應注意選擇這兩個濾波器的指標。另外電源的紋波引入干擾會影響濾波器性能，在實際應用中應選擇使用紋波小的電源。

參考文獻：

[1]馬軍.高速高性能數(shù)據(jù)采集系統(tǒng)的實現(xiàn)方法[J].現(xiàn)代電子技術，2007，21（7）：130131.

[2]李錦明，謝緒煜.基于FPGA的FIR濾波器系統(tǒng)的設計[J].化工自動化及儀表，2011，34（8）：44.

[3]于瀛潔，郭路，周文靜.數(shù)字全息位相拼接實驗研究[J].光學儀器，2011，33（4）：5559.

[4]楊林楠，李紅剛，張麗蓮，等.基于FPGA的高速多路數(shù)據(jù)采集系統(tǒng)的設計[J].計算機工程，2007，33（7）：246248.

[5]王東旭，潘廣禎.MATLAB及其在FPGA中的應用[M].北京：國防工業(yè)出版社，2006.

[6]毛磊，李勇，馬利紅，等.顯微數(shù)字全息圖相位的濾波法提取[J].光學儀器，2012，34（4）：1620.

[7]劉正，黃戰(zhàn)華，劉書桂.基于SDRAM的高分辨力高速圖像緩存[J].光學儀器，2006，28（6）：4953.

[8]張長春，王志功，郭宇峰，等.高速時鐘與數(shù)據(jù)恢復電路技術研究[J].電路與系統(tǒng)學報，2012，17（3）：6064.

摘要： 數(shù)據(jù)采集和信號恢復系統(tǒng)是信號與信息處理系統(tǒng)中不可或缺的重要組成部分，是計算機與外部世界聯(lián)系的橋梁，也是獲取信息的重要途徑。研究設計了一種高速采集及恢復系統(tǒng)，以芯片ADS830E為采樣系統(tǒng)核心，芯片AD9708為恢復系統(tǒng)核心，并對系統(tǒng)進行了測試驗證，無明顯失真現(xiàn)象。具有采集速率快、存儲容量大、傳輸時延小、穩(wěn)定性高等優(yōu)點。

關鍵詞： 采集及恢復系統(tǒng)； 高速； 測試驗證

中圖分類號： TN 911.72文獻標志碼： Adoi： 10.3969/j.issn.10055630.2014.01.008

引言

信號采集及恢復技術是信息科學的一個重要分支，它研究信息數(shù)據(jù)的采集、存儲、處理控制以及恢復，并且隨著科技的發(fā)展和社會的進步，各種數(shù)據(jù)的實時采集和處理技術越來越先進，在現(xiàn)代工業(yè)控制和科學研究中己成為必不可少的部分[1]。采樣電路的重要性在于它在連續(xù)信號和離散信號所起的橋梁作用[2]。在一定條件下，一個連續(xù)信號可以由采樣點完全地恢復出來，提供了用一個離散信號來表示一個連續(xù)信號的基礎。在很多方面，離散信號的處理比連續(xù)信號更加靈活，因此需要高性能的信號采樣和恢復系統(tǒng)[3]。

1數(shù)字信號處理系統(tǒng)的構成

如圖1所示，數(shù)字信號處理涉及三個步驟：信號的采樣和量化、數(shù)字信號處理和信號恢復。采樣、量化部分主要功能是將連續(xù)信號轉為離散信號，并轉換為數(shù)字量。它由三個部分組成，即抗混疊低通濾波器、采樣保持電路和A/D轉換器。數(shù)字信號處理器是數(shù)字濾波器的核心，它實現(xiàn)信號處理的算法，對量化的信號進行處理。采用可編程邏輯器件（FPGA）作為數(shù)字信號處理器，應用硬件描述語言實現(xiàn)數(shù)字濾波器功能，信號恢復部分是將處理得到的離散數(shù)字信號轉化為模擬離散信號，再恢復為模擬連續(xù)信號。

2信號采樣電路的設計

在實際采樣系統(tǒng)中，信號經(jīng)過采樣后，其頻率分量隨著頻率的的增加而不斷地衰減，且在等于采樣頻率一半處衰減為零。所以在不做均衡的情況下，必須保證采樣頻率足夠高。模擬信號采樣前必須先進行抗混疊濾波器，但是在設計系統(tǒng)中沒有理想的低通濾波器[45]，所以抗混疊低通濾波器的截止頻率必須小于采樣頻率的一半，否則過渡帶衰減不足，可能會引入混疊干擾[4]。整個模擬信號采樣電路由模擬抗混疊低通濾波器、采樣保持電路和A/D轉換電路組成，如圖2所示。采樣保持電路和A/D轉換電路采用芯片。ADS830E是一個8位流水線式的A/D轉換芯片，且?guī)в胁蓸颖３止δ?。該芯片的最高轉換頻率為60 MHz，符合本文中設計的高速采樣要求。

模擬信號經(jīng)過抗混疊濾波器后進行采樣和A/D轉換電路后將數(shù)據(jù)送入FPGA處理。硬件電路如圖3所示。采樣保持及A/D轉換電路集中在一塊芯片ADS830E上，如圖3（a）所示?？够殳B低通濾波器的截止頻率6 kHz，硬件電路如圖3（b）所示。

3數(shù)字信號處理器

FPGA除了實現(xiàn)對A/D、D/A的控制、采集數(shù)據(jù)的存儲以及傳輸，還要實現(xiàn)數(shù)字濾波器的功能。本系統(tǒng)要求能夠對信號進行低間隔、高密度的采集，而且速度快，數(shù)據(jù)量大，因此要嚴格控制整個時序，F(xiàn)PGA起到整個時序控制的核心作用。此外，運用硬件描述語言實現(xiàn)FIR濾波器，實現(xiàn)算法如圖4所示。

4信號恢復電路的設計

數(shù)字信號的恢復電路由D/A轉換電路和信號恢復低通濾波器組成，設計框圖如圖5示。D/A轉換電路采用芯片AD9708，該芯片為8位的D/A轉換器，最大轉換速率125 MHz?；謴偷屯V波器的截止頻率同理應該小于采樣頻率的一半，信號恢復模擬低通濾波器同樣為運算放大器組成的有源低通濾波器[68]。硬件電路結構如圖6（a）、（b）所示。

5系統(tǒng)測試及分析

輸入不同頻率的正弦波，觀測輸出正弦波的幅度，同時比較輸入、輸出波形，得出輸入、輸出波形的相位差。

由于輸出波形肯定滯后于輸入波形，所以相位差必然為負數(shù)。為了更精確地得到相位關系，測試時不直接在示波器上測試，而是將數(shù)字示波器各組波形存儲在計算機上，在計算機上采用示波器軟件Ultrascope，用時間軸測出兩個對應的峰值的時間差，根據(jù)輸入的正弦頻率，計算出相位差如圖7所示，輸入正弦頻率60 kHz，輸出應該滯后于輸入波形，用兩個時間軸分別對準輸入輸出信號對應的波峰，讀出時間差為12.47 μs，那么這兩個波形的相位差為-269.352°。

6結論

通過測試可知，本文實現(xiàn)了高速采樣及恢復系統(tǒng)的設計，無明顯的失真現(xiàn)象。在過渡帶頻率的信號衰減大于理論衰減，這是由抗混疊濾波器和信號恢復濾波器的衰減引起，但偏大的衰減出現(xiàn)在過渡帶，不影響濾波器性能。這表明，抗混疊濾波器和信號恢復濾波器會影響系統(tǒng)特性，設計時應注意選擇這兩個濾波器的指標。另外電源的紋波引入干擾會影響濾波器性能，在實際應用中應選擇使用紋波小的電源。

參考文獻：

[1]馬軍.高速高性能數(shù)據(jù)采集系統(tǒng)的實現(xiàn)方法[J].現(xiàn)代電子技術，2007，21（7）：130131.

[2]李錦明，謝緒煜.基于FPGA的FIR濾波器系統(tǒng)的設計[J].化工自動化及儀表，2011，34（8）：44.

[3]于瀛潔，郭路，周文靜.數(shù)字全息位相拼接實驗研究[J].光學儀器，2011，33（4）：5559.

[4]楊林楠，李紅剛，張麗蓮，等.基于FPGA的高速多路數(shù)據(jù)采集系統(tǒng)的設計[J].計算機工程，2007，33（7）：246248.

[5]王東旭，潘廣禎.MATLAB及其在FPGA中的應用[M].北京：國防工業(yè)出版社，2006.

[6]毛磊，李勇，馬利紅，等.顯微數(shù)字全息圖相位的濾波法提取[J].光學儀器，2012，34（4）：1620.

[7]劉正，黃戰(zhàn)華，劉書桂.基于SDRAM的高分辨力高速圖像緩存[J].光學儀器，2006，28（6）：4953.

[8]張長春，王志功，郭宇峰，等.高速時鐘與數(shù)據(jù)恢復電路技術研究[J].電路與系統(tǒng)學報，2012，17（3）：6064.

摘要： 數(shù)據(jù)采集和信號恢復系統(tǒng)是信號與信息處理系統(tǒng)中不可或缺的重要組成部分，是計算機與外部世界聯(lián)系的橋梁，也是獲取信息的重要途徑。研究設計了一種高速采集及恢復系統(tǒng)，以芯片ADS830E為采樣系統(tǒng)核心，芯片AD9708為恢復系統(tǒng)核心，并對系統(tǒng)進行了測試驗證，無明顯失真現(xiàn)象。具有采集速率快、存儲容量大、傳輸時延小、穩(wěn)定性高等優(yōu)點。

關鍵詞： 采集及恢復系統(tǒng)； 高速； 測試驗證

中圖分類號： TN 911.72文獻標志碼： Adoi： 10.3969/j.issn.10055630.2014.01.008

引言

信號采集及恢復技術是信息科學的一個重要分支，它研究信息數(shù)據(jù)的采集、存儲、處理控制以及恢復，并且隨著科技的發(fā)展和社會的進步，各種數(shù)據(jù)的實時采集和處理技術越來越先進，在現(xiàn)代工業(yè)控制和科學研究中己成為必不可少的部分[1]。采樣電路的重要性在于它在連續(xù)信號和離散信號所起的橋梁作用[2]。在一定條件下，一個連續(xù)信號可以由采樣點完全地恢復出來，提供了用一個離散信號來表示一個連續(xù)信號的基礎。在很多方面，離散信號的處理比連續(xù)信號更加靈活，因此需要高性能的信號采樣和恢復系統(tǒng)[3]。

1數(shù)字信號處理系統(tǒng)的構成

如圖1所示，數(shù)字信號處理涉及三個步驟：信號的采樣和量化、數(shù)字信號處理和信號恢復。采樣、量化部分主要功能是將連續(xù)信號轉為離散信號，并轉換為數(shù)字量。它由三個部分組成，即抗混疊低通濾波器、采樣保持電路和A/D轉換器。數(shù)字信號處理器是數(shù)字濾波器的核心，它實現(xiàn)信號處理的算法，對量化的信號進行處理。采用可編程邏輯器件（FPGA）作為數(shù)字信號處理器，應用硬件描述語言實現(xiàn)數(shù)字濾波器功能，信號恢復部分是將處理得到的離散數(shù)字信號轉化為模擬離散信號，再恢復為模擬連續(xù)信號。

2信號采樣電路的設計

在實際采樣系統(tǒng)中，信號經(jīng)過采樣后，其頻率分量隨著頻率的的增加而不斷地衰減，且在等于采樣頻率一半處衰減為零。所以在不做均衡的情況下，必須保證采樣頻率足夠高。模擬信號采樣前必須先進行抗混疊濾波器，但是在設計系統(tǒng)中沒有理想的低通濾波器[45]，所以抗混疊低通濾波器的截止頻率必須小于采樣頻率的一半，否則過渡帶衰減不足，可能會引入混疊干擾[4]。整個模擬信號采樣電路由模擬抗混疊低通濾波器、采樣保持電路和A/D轉換電路組成，如圖2所示。采樣保持電路和A/D轉換電路采用芯片。ADS830E是一個8位流水線式的A/D轉換芯片，且?guī)в胁蓸颖３止δ?。該芯片的最高轉換頻率為60 MHz，符合本文中設計的高速采樣要求。

模擬信號經(jīng)過抗混疊濾波器后進行采樣和A/D轉換電路后將數(shù)據(jù)送入FPGA處理。硬件電路如圖3所示。采樣保持及A/D轉換電路集中在一塊芯片ADS830E上，如圖3（a）所示?？够殳B低通濾波器的截止頻率6 kHz，硬件電路如圖3（b）所示。

3數(shù)字信號處理器

FPGA除了實現(xiàn)對A/D、D/A的控制、采集數(shù)據(jù)的存儲以及傳輸，還要實現(xiàn)數(shù)字濾波器的功能。本系統(tǒng)要求能夠對信號進行低間隔、高密度的采集，而且速度快，數(shù)據(jù)量大，因此要嚴格控制整個時序，F(xiàn)PGA起到整個時序控制的核心作用。此外，運用硬件描述語言實現(xiàn)FIR濾波器，實現(xiàn)算法如圖4所示。

4信號恢復電路的設計

數(shù)字信號的恢復電路由D/A轉換電路和信號恢復低通濾波器組成，設計框圖如圖5示。D/A轉換電路采用芯片AD9708，該芯片為8位的D/A轉換器，最大轉換速率125 MHz?；謴偷屯V波器的截止頻率同理應該小于采樣頻率的一半，信號恢復模擬低通濾波器同樣為運算放大器組成的有源低通濾波器[68]。硬件電路結構如圖6（a）、（b）所示。

5系統(tǒng)測試及分析

輸入不同頻率的正弦波，觀測輸出正弦波的幅度，同時比較輸入、輸出波形，得出輸入、輸出波形的相位差。

由于輸出波形肯定滯后于輸入波形，所以相位差必然為負數(shù)。為了更精確地得到相位關系，測試時不直接在示波器上測試，而是將數(shù)字示波器各組波形存儲在計算機上，在計算機上采用示波器軟件Ultrascope，用時間軸測出兩個對應的峰值的時間差，根據(jù)輸入的正弦頻率，計算出相位差如圖7所示，輸入正弦頻率60 kHz，輸出應該滯后于輸入波形，用兩個時間軸分別對準輸入輸出信號對應的波峰，讀出時間差為12.47 μs，那么這兩個波形的相位差為-269.352°。

6結論

通過測試可知，本文實現(xiàn)了高速采樣及恢復系統(tǒng)的設計，無明顯的失真現(xiàn)象。在過渡帶頻率的信號衰減大于理論衰減，這是由抗混疊濾波器和信號恢復濾波器的衰減引起，但偏大的衰減出現(xiàn)在過渡帶，不影響濾波器性能。這表明，抗混疊濾波器和信號恢復濾波器會影響系統(tǒng)特性，設計時應注意選擇這兩個濾波器的指標。另外電源的紋波引入干擾會影響濾波器性能，在實際應用中應選擇使用紋波小的電源。

參考文獻：

[1]馬軍.高速高性能數(shù)據(jù)采集系統(tǒng)的實現(xiàn)方法[J].現(xiàn)代電子技術，2007，21（7）：130131.

[2]李錦明，謝緒煜.基于FPGA的FIR濾波器系統(tǒng)的設計[J].化工自動化及儀表，2011，34（8）：44.

[3]于瀛潔，郭路，周文靜.數(shù)字全息位相拼接實驗研究[J].光學儀器，2011，33（4）：5559.

[4]楊林楠，李紅剛，張麗蓮，等.基于FPGA的高速多路數(shù)據(jù)采集系統(tǒng)的設計[J].計算機工程，2007，33（7）：246248.

[5]王東旭，潘廣禎.MATLAB及其在FPGA中的應用[M].北京：國防工業(yè)出版社，2006.

[6]毛磊，李勇，馬利紅，等.顯微數(shù)字全息圖相位的濾波法提取[J].光學儀器，2012，34（4）：1620.

[7]劉正，黃戰(zhàn)華，劉書桂.基于SDRAM的高分辨力高速圖像緩存[J].光學儀器，2006，28（6）：4953.

[8]張長春，王志功，郭宇峰，等.高速時鐘與數(shù)據(jù)恢復電路技術研究[J].電路與系統(tǒng)學報，2012，17（3）：6064.