SAR型模數(shù)轉(zhuǎn)換器前端信號(hào)調(diào)理電路設(shè)計(jì)

范明明，楊 錄，任超瑛

（1.中北大學(xué)信息與通信工程學(xué)院，山西 太原 030051；2.電子測(cè)試技術(shù)國(guó)家重點(diǎn)實(shí)驗(yàn)室，山西 太原 030051）

SAR型模數(shù)轉(zhuǎn)換器前端信號(hào)調(diào)理電路設(shè)計(jì)

范明明1，楊 錄2，任超瑛1

（1.中北大學(xué)信息與通信工程學(xué)院，山西 太原 030051；2.電子測(cè)試技術(shù)國(guó)家重點(diǎn)實(shí)驗(yàn)室，山西 太原 030051）

為設(shè)計(jì)出與逐次逼近型（SAR）ADC輸入適配且性能優(yōu)良的信號(hào)調(diào)理電路，綜合考慮分析模擬輸入信號(hào)、SAR型ADC接口的前端、基準(zhǔn)電壓源和數(shù)字接口，根據(jù)噪聲分析理論給出前端RC濾波器的詳細(xì)設(shè)計(jì)公式和設(shè)計(jì)過(guò)程，并根據(jù)濾波器的帶寬和系統(tǒng)噪聲容限選擇前端驅(qū)動(dòng)放大器。通過(guò)對(duì)比芯片官方參考電路和實(shí)際測(cè)試效果表明：計(jì)算公式有效可行，放大器的分析選擇科學(xué)合理，為SAR型ADC前端信號(hào)調(diào)理電路的設(shè)計(jì)提供可靠依據(jù)。

逐次逼近型ADC；模擬輸入前端；信號(hào)調(diào)理電路；濾波器設(shè)計(jì)；放大器選擇

0 引 言

逐次逼近型模數(shù)轉(zhuǎn)換器（SAR ADC）[1]，是位于高分辨率、低速增量累加ADC和高速、較低分辨率的流水線ADC之間的主流ADC。為了充分發(fā)揮該類(lèi)ADC的性能，國(guó)內(nèi)外半導(dǎo)體廠商和工程師都非常注重其前端信號(hào)調(diào)理電路的設(shè)計(jì)。ADI、凌特、TI等公司針對(duì)自己的芯片都給出了可用的參考電路，但是這些參考電路僅是基于各自的實(shí)驗(yàn)測(cè)試憑經(jīng)驗(yàn)設(shè)計(jì)，對(duì)于實(shí)際使用中不同的信號(hào)輸入阻抗、幅值范圍、信號(hào)頻率卻不具有通用性，也沒(méi)有嚴(yán)謹(jǐn)科學(xué)的公式可以參考。因此，需要一套嚴(yán)謹(jǐn)而又通用的設(shè)計(jì)公式為電路設(shè)計(jì)提供理論依據(jù)，同時(shí)也需要有科學(xué)合理的設(shè)計(jì)步驟及前端驅(qū)動(dòng)放大器合理的選擇方法。

前端電路包括驅(qū)動(dòng)放大器和RC濾波器兩部分：放大器調(diào)理輸入信號(hào)，同時(shí)在信號(hào)源與ADC之間起阻抗變換和緩沖作用；RC濾波器限制到達(dá)ADC輸入端的帶外噪聲，衰減ADC內(nèi)部采樣電容開(kāi)關(guān)產(chǎn)生的反沖尖峰干擾。電路設(shè)計(jì)時(shí)主要考慮輸入信號(hào)頻率和ADC芯片吞吐速率，針對(duì)這兩個(gè)因素，本文提出RC濾波器電路的詳細(xì)計(jì)算公式和設(shè)計(jì)過(guò)程，以及驅(qū)動(dòng)放大器的遴選方法。

1 RC濾波器的設(shè)計(jì)

圖1為一個(gè)典型的由放大器、單極點(diǎn)RC濾波器和ADC組成的電路。ADC的輸入構(gòu)成驅(qū)動(dòng)電路的開(kāi)關(guān)電容負(fù)載，其輸入帶寬意味著需要在有效帶寬范圍內(nèi)保證低噪聲以獲得良好的信噪比（SNR）。RC濾波網(wǎng)絡(luò)限制輸入信號(hào)的帶寬，并降低放大器和前級(jí)電路輸入ADC的噪聲；但是，帶寬限制過(guò)多會(huì)延長(zhǎng)建立時(shí)間并使輸入信號(hào)失真。

圖1 典型放大器、RC濾波器和ADC電路

限制噪聲帶寬所需的最小RC值，可以通過(guò)建立指數(shù)方式[2]的階躍輸入來(lái)計(jì)算，只要知道輸入信號(hào)頻率、幅度和ADC轉(zhuǎn)換時(shí)間，便可以計(jì)算出階躍信號(hào)大小。轉(zhuǎn)換時(shí)間tCONV是指容性ADC從輸入端斷開(kāi)并執(zhí)行數(shù)字位碼判斷以產(chǎn)生數(shù)字代碼所需的時(shí)間；轉(zhuǎn)換時(shí)間結(jié)束時(shí)，保存前一樣本電荷的容性ADC切換回輸入端。此階躍信號(hào)代表輸入信號(hào)在這段時(shí)間的變化量，即為反向建立方式，建立所需的時(shí)間稱(chēng)為“反向建立時(shí)間”。ADC切換回輸入端之前，輸入信號(hào)的變化量作為量化值的方式即為正向建立方式，建立所需的時(shí)間稱(chēng)為“正向建立時(shí)間”。正向建立和反向建立都是ADC對(duì)于輸入信號(hào)進(jìn)行采樣的一種建立方式。

在給定輸入頻率下，一個(gè)正弦波信號(hào)的最大不失真變化率[2]可通過(guò)下式計(jì)算：

式中：fIN——輸入信號(hào)頻率；

VPEAK——輸入信號(hào)幅值。

如果ADC的轉(zhuǎn)換速率大大超出最大輸入頻率，則轉(zhuǎn)換期間輸入電壓的最大變化量為

這是ADC切換回采集模式時(shí)出現(xiàn)的最大電壓階躍。芯片的輸入電容與外部電容的并聯(lián)組合會(huì)衰減此階躍。因此，外部電容必須相對(duì)較大，達(dá)到幾納法。此分析假設(shè)輸入開(kāi)關(guān)導(dǎo)通電阻的影響可忽略不計(jì)，現(xiàn)在需要建立的階躍大小為

式中：CADC——ADC的輸入電容；

CEXT——外部濾波電容。

接下來(lái)，計(jì)算在ADC采集階段，ADC輸入建立至1/2 LSB的時(shí)間常數(shù)。假設(shè)階躍輸入以指數(shù)方式建立[3-4]，則所需RC時(shí)間常數(shù)

式中：tACQ——采集時(shí)間；

NTC——建立所需的時(shí)間常數(shù)數(shù)目。

NTC可以通過(guò)計(jì)算階躍大小VSTEP與建立誤差（滿量程的1/2 LSB）之比的自然對(duì)數(shù)來(lái)獲得：

其中建立誤差由下式計(jì)算：

將上式代入式（4）可得：

為ADI公司AD7980逐次逼近型（SAR）ADC芯片進(jìn)行前端RC電路設(shè)計(jì)，芯片手冊(cè)給出的幾個(gè)重要參數(shù)：16位精度，數(shù)據(jù)吞吐率1 MS/s，轉(zhuǎn)換時(shí)間最大值710ns，輸入電容典型值30pF，5V基準(zhǔn)。最大目標(biāo)輸入頻率100kHz。計(jì)算此頻率的最大階躍電壓：

外部電容用于衰減此階躍信號(hào)。選定外部電容2.7nF，代入式（3）可得：

根據(jù)式（5）計(jì)算所需時(shí)間常數(shù)數(shù)目：

由芯片手冊(cè)給出的具體參數(shù)計(jì)算對(duì)應(yīng)的采樣時(shí)間：

代入式（4）計(jì)算RC時(shí)間常數(shù)：

進(jìn)一步計(jì)算出電阻的取值：

此RC濾波器的帶寬為3.16MHz，設(shè)計(jì)的RC濾波器如圖2所示。

圖2 為AD7980設(shè)計(jì)的RC濾波器

最小帶寬、吞吐速率和輸入信號(hào)頻率之間的關(guān)系表明：輸入頻率越高，需要的RC帶寬越寬；同樣，吞吐速率越高，需要的RC帶寬也越寬。采集時(shí)間對(duì)所需帶寬的影響最大，如果采集時(shí)間加倍（降低吞吐速率），所需帶寬將減半。

選擇較大的電容，對(duì)反沖毛刺干擾的衰減效果會(huì)更加明顯。但是，電容越大，意味著前級(jí)驅(qū)動(dòng)放大器就越不穩(wěn)定，特別是在給定帶寬下R值較小時(shí)；如果R值太小，運(yùn)放的相位裕量會(huì)降低，可能導(dǎo)致運(yùn)放輸出自激振蕩。對(duì)于串聯(lián)R較小的負(fù)載，應(yīng)采用低輸出阻抗的運(yùn)放來(lái)驅(qū)動(dòng)。通常選擇1～10nF的電容值搭配合理的電阻值，這樣的取值組合既可以使驅(qū)動(dòng)放大器保持穩(wěn)定，也能得到性能優(yōu)良的電路。此外盡量選擇使用低電壓系數(shù)、低溫度系數(shù)、高頻性能穩(wěn)定、低ESR的電容，以保持低失真、低噪聲。

2 驅(qū)動(dòng)放大器的選擇

上文根據(jù)輸入信號(hào)特征和ADC數(shù)據(jù)吞吐速率，計(jì)算并設(shè)計(jì)了適合ADC輸入的RC濾波電路。接下來(lái)分析選擇合適的ADC驅(qū)動(dòng)運(yùn)算放大器（簡(jiǎn)稱(chēng)運(yùn)放）。需要綜合考慮以下4方面：

1）運(yùn)放的信號(hào)帶寬；2）運(yùn)放噪聲特性及對(duì)系統(tǒng)總噪聲的影響；3）信號(hào)建立時(shí)間；4）運(yùn)放對(duì)供電電源的要求。

運(yùn)放數(shù)據(jù)手冊(cè)通常給出的是其小信號(hào)帶寬，但是，在高輸入頻率（＞100kHz）或多路復(fù)用應(yīng)用（電壓變動(dòng)擺幅較大）時(shí)，大信號(hào)帶寬就顯得更為重要。當(dāng)為AD7980設(shè)計(jì)濾波器時(shí)，計(jì)算的RC帶寬為3.16MHz。對(duì)于較低的輸入頻率，ADA4841是很好的選擇，因?yàn)槠?0MHz小信號(hào)帶寬對(duì)于反向建立而言綽綽有余；但在有多路復(fù)用器的應(yīng)用電路中則顯得不足，因?yàn)閷?duì)于大信號(hào)擺幅，此時(shí)的RC帶寬要求提高到3.93MHz。這種情況下，選擇使用ADA4897或AD8432更合理，它們具有30MHz和42MHz的大信號(hào)帶寬。一般而言，運(yùn)放的大、小信號(hào)帶寬至少應(yīng)比RC帶寬大兩倍，具體取決于是以反向建立為主還是正向建立為主。

運(yùn)放的建立時(shí)間，通常是指建立到額定階躍信號(hào)某一百分比所需的時(shí)間。對(duì)于16位到18位性能，通常要求建立到0.001%，但大多數(shù)放大器僅指定不同階躍大小的0.1%或0.01%建立時(shí)間；因此，為了確定建立特性是否支持ADC吞吐速率，需要對(duì)這些數(shù)值進(jìn)行折中。ADA4841針對(duì)8 V階躍給出的0.01%建立時(shí)間為1μs。在驅(qū)動(dòng)1MS/s（1μs周期）AD7980的多路復(fù)用應(yīng)用中，它將無(wú)法使?jié)M量程階躍輸入信號(hào)及時(shí)建立，但如果降低數(shù)據(jù)吞吐速率，例如500KS/s則是可行的。

RC帶寬對(duì)于確定運(yùn)放的最大允許噪聲量也十分重要。集成電路的噪聲是由白噪聲和1/f噪聲混合而成，在高頻段主要是白噪聲，而在低頻段主要是1/f噪聲[5]。放大器噪聲通過(guò)低頻1/f噪聲[6]（0.1～10Hz）和高頻時(shí)的寬帶噪聲譜密度（圖3所示噪聲曲線的平坦部分）來(lái)規(guī)定。

圖3 ADA4841電壓噪聲與頻率的關(guān)系

折合到ADC輸入端的總噪聲按如下方法計(jì)算。

首先，計(jì)算運(yùn)放寬帶頻譜密度在RC帶寬上的噪聲。

式中：en——噪聲頻譜密度

G——運(yùn)放電路噪聲增益；

BWRC=RC帶寬，Hz。

然后根據(jù)典型噪聲相切定理[7]，通過(guò)下式計(jì)算低頻1/f噪聲；它通常指定為峰峰值，需要轉(zhuǎn)換為均方根值。

式中：Vn，1/f，pk-pk——1/f峰峰值噪聲電壓；

N——運(yùn)放電路噪聲增益。

總噪聲為以上兩個(gè)噪聲的均方根值：

為將運(yùn)放噪聲對(duì)系統(tǒng)總SNR的影響降至最低，總噪聲應(yīng)為ADC噪聲的1/10左右。根據(jù)目標(biāo)系統(tǒng)的SNR要求，可能會(huì)允許更高的噪聲。例如，如果ADC的SNR為91 dB，VREF=5 V，則總噪聲應(yīng)小于或等于：

由此值很容易算出1/f噪聲和寬帶噪聲譜密度的最大允許值。假設(shè)選用的運(yùn)放1/f噪聲可忽略，以單位增益工作，并采用RC帶寬為上述計(jì)算值3.16 MHz的濾波器，那么：

因此，該運(yùn)放的寬帶噪聲譜密度必須≤2.26 nV/Hz。ADA4841的寬帶噪聲譜密度為2.1 nV/Hz，滿足要求。

另外，還需要考慮的另一個(gè)重要特性是特定輸入頻率時(shí)的失真。為了能夠達(dá)到系統(tǒng)應(yīng)有的轉(zhuǎn)換精度，從表1中可知：16位ADC系統(tǒng)的總諧波失真（THD）（或稱(chēng)系統(tǒng)總的性噪比）大約要達(dá)到-100dB或更低，18位ADC系統(tǒng)的總諧波失真則要達(dá)到-110 dB[7-9]或更低。

表1 ADC性能指標(biāo)參數(shù)表

圖4為ADA4841在不同輸出電壓下的典型失真與頻率的關(guān)系圖。圖中顯示的是一般最為重要的二次和三次諧波成分。從圖中可以看出ADA4841的噪聲非常小，失真特性優(yōu)異，足以驅(qū)動(dòng)18位ADC到 30kHz的范圍。為了在高頻時(shí)實(shí)現(xiàn)低失真，則需要考慮使用功耗更高、帶寬更寬的運(yùn)放。

圖4 ADA4841不同輸出電壓下諧波失真與頻率關(guān)系曲線

運(yùn)放可能具有軌到軌輸入和/或輸出，但是，即便是軌到軌輸入/輸出，如果工作信號(hào)電平接近運(yùn)放的供電軌，也將難以獲得良好的失真性能。因此，最好應(yīng)選擇讓最大輸入/輸出信號(hào)遠(yuǎn)離供電軌的電源電平。如果系統(tǒng)允許降低ADC的輸入范圍，喪失一定的SNR，則可以省去負(fù)電源。例如，如果ADC的輸入范圍降為0.5～4.5V，此10%損失將導(dǎo)致SNR降低大約1dB。這樣就可以將負(fù)供電軌接地，從而消除用以產(chǎn)生負(fù)電源的電路，降低功耗和成本。

因此，選擇驅(qū)動(dòng)運(yùn)放時(shí)，務(wù)必綜合考慮輸入和輸出信號(hào)范圍的要求，以便確定所需的供電電源電壓。從上述理論分析和計(jì)算可知，使用較高的電源電壓將能實(shí)現(xiàn)出色的性能，并提供充足的電源裕量。

3 實(shí)例測(cè)試

為了驗(yàn)證上述分析設(shè)計(jì)過(guò)程的可靠性與實(shí)用性，實(shí)際制作3塊電路板進(jìn)行對(duì)比測(cè)試，電路使用ADI的ADR421低噪聲2.5V基準(zhǔn)源，驅(qū)動(dòng)運(yùn)放選用ADA4841低噪聲軌至軌運(yùn)放，并且使用±5V雙電源供電，以實(shí)現(xiàn)其優(yōu)異的性能，AD7980使用單5V供電，3.3V數(shù)字接口和外部單片機(jī)進(jìn)行通信，由單片機(jī)控制各個(gè)芯片進(jìn)行采樣轉(zhuǎn)換。

3塊電路板的RC電路參數(shù)如表2所示。由于運(yùn)放主要用于隔離前后級(jí)信號(hào)，實(shí)現(xiàn)阻抗變換功能，只要噪聲足夠低、帶寬足夠?qū)?，就可以用于?gòu)建系統(tǒng)。所以測(cè)試電路板的驅(qū)動(dòng)運(yùn)放均選用ADA4841，保證低噪聲、大帶寬和足夠的驅(qū)動(dòng)能力。RC電路主要實(shí)現(xiàn)對(duì)輸入信號(hào)進(jìn)行濾波、衰減ADC采樣尖峰脈沖干擾、提升ADC輸入端信號(hào)質(zhì)量，所以整個(gè)對(duì)比測(cè)試只針對(duì)不同的RC取值。

表2 測(cè)試板RC電路參數(shù)

對(duì)3個(gè)電路同時(shí)輸入1Vp-p 10kHz偏置0.5V的正弦信號(hào)，保證輸入信號(hào)在AD7980的有效輸入范圍內(nèi)。控制3個(gè)電路進(jìn)行采樣轉(zhuǎn)換，使用示波器跟蹤AD7980模擬輸入端的波形，將示波器的縱軸（電壓幅度軸）調(diào)節(jié)到100 mV/格的檔位以便于觀測(cè)信號(hào)中的微弱噪聲成分。實(shí)際測(cè)試上述3塊電路板ADC輸入端的波形如圖5所示。

圖5 3塊電路板實(shí)測(cè)波形對(duì)比

圖5（a）是電路板2和電路板1的對(duì)比測(cè)試圖，圖5（b）是電路板3和電路板1的對(duì)比測(cè)試圖。圖5（a）示波器的1通道是電路板2的AD7980輸入端信號(hào)波形，圖5（b）示波器的1通道是電路板3的AD7980輸入端信號(hào)波形，示波器的2通道固定接在電路板1的AD7980輸入端。從圖中可以明顯看出，根據(jù)公式計(jì)算所得參數(shù)設(shè)計(jì)的電路信號(hào)質(zhì)量明顯優(yōu)于另外兩電路；沒(méi)有接RC濾波器的電路相比其他電路性能很差，既不能有效濾除輸入信號(hào)的噪聲，也不能衰減ADC采樣產(chǎn)生的尖峰脈沖；電路板2雖然有RC電路，而且截止頻率和電路板1一樣，但是由于參數(shù)搭配不合理，不能有效地將干擾降到最低，只是比不接RC電路（直通方式）略有改善。

4 結(jié)束語(yǔ)

本文以嚴(yán)格的理論分析為基礎(chǔ)，總結(jié)提出設(shè)計(jì)SAR型 ADC前端RC濾波電路參數(shù)的公式，同時(shí)還對(duì)ADC前級(jí)驅(qū)動(dòng)運(yùn)放的選擇進(jìn)行定量分析，給出科學(xué)的分析過(guò)程和合理的選擇方法。以典型SAR型ADC AD7980為例，進(jìn)行電路設(shè)計(jì)，通過(guò)實(shí)際對(duì)比測(cè)試，顯示出利用公式設(shè)計(jì)的電路具有優(yōu)良的性能，為設(shè)計(jì)滿足實(shí)際系統(tǒng)需求、性能優(yōu)良的前端電路提供科學(xué)依據(jù)，可作為設(shè)計(jì)SAR型ADC前端調(diào)理電路的重要參考。

[1]WaltK.The Data Conversion Handbook[M].Boston：Newnes，2004（2）：1-2，117.

[2]ADI.Approximation ADCs[DB/OL].http://www.analog.com.

[3]ADI.Analog Devices.AD7980[DB/OL].http://www.analog.com.

[4]Linear Technology.AN17.Considerations for Successive Approximation ADC[DB/OL].1995.http:www.linear.com.

[5]潘志東，劉增華.串行A/D轉(zhuǎn)換器TLC2543原理及應(yīng)用[J].電測(cè)與儀表，2001，38（3）：40-43.

[6]陳茹梅，郭建碩.AD7656型模/數(shù)轉(zhuǎn)換器在信號(hào)采集系統(tǒng)中的應(yīng)用[J].國(guó)外電子元器件，2006（2）：67-71.

[7]Linear Technology.AN82.Understanding and Applying Voltage References[DB/OL]1999.http:www.linear.com.

[8]Analog Devices.MT-048 Tutorial.Op Amp Noise Relationships；1/f Noise，RMS Noise，and Equivalent Noise Bandwidth[DB/OL].http://www.analog.com.

[9]Sergio F.基于運(yùn)算放大器和模擬集成電路的電路設(shè)計(jì)[M]. 3版.劉樹(shù)棠，朱茂林，榮玫，譯.西安：西安交通大學(xué)出版社，2004：206-230.

Front-end signal conditioning circuit design for SAR analog-to-digital converter

FAN Ming-ming1，YANG Lu2，REN Chao-ying1
（1.College of Information and Communication Engineering，North University of China，Taiyuan 030051，China；2.State Key Laboratory for Electronic Measurement Technology，Taiyuan 030051，China）

For the purpose of designing an excellent performance signal conditioning circuit to adapt to the input of successive approximation（SAR）ADC.Considering and analyzing the analog input signal，ADC interface front-end，voltage references and digital interface，and according to the noise analysis theory，the authors gave detailed front-end RC filter designing equations and process.According to the filter bandwidth and system noise tolerance，the front-end driver amplifier was chosen.The result obtained by comparing the official reference circuit of the chip and comparing the actual test shows that the formula is effective and feasible.The analysis of the operational amplifier and selection is scientific and reasonable.All this provides a reliable basis for designing the front-end signal conditioning circuit.

SAR ADC；analog input front-end；signal conditioning circuit；filter design；amplifier selection

TN79+2；TH867+.91；TN911.7；TP202+.7

：A

：1674-5124（2014)06-0079-05

10.11857/j.issn.1674-5124.2014.06.021

2013-12-11；

：2014-01-23

范明明（1990-），男，江西撫州市人，碩士研究生，專(zhuān)業(yè)方向?yàn)殡姶懦暉o(wú)損檢測(cè)及其信號(hào)與信息處理。