基于五光譜TDICCD的模擬信號發(fā)生器設(shè)計

王旭 劉正敏 樊奔 何志寬

（北京空間機電研究所，北京100094）

0 引言

多光譜電荷耦合器件（CCD）是在一個CCD器件內(nèi)實現(xiàn)可探測多個光譜的線陣，其實現(xiàn)方式是將多條CCD線陣封裝在一起，再采用鍍膜或窗口分光的方式，使每條線陣探測不同光譜。多光譜TDICCD是多光譜CCD器件的一種，其光敏面全部由TDICCD陣列組成[1]。

經(jīng)過20多年的發(fā)展，我國空間多光譜CCD相機的研制取得了長足的進步，高性能的多光譜TDICCD器件開始被廣泛應(yīng)用到最新的多光譜CCD相機中，進而大幅簡化航天相機設(shè)計的復(fù)雜程度[2-3]。但是多光譜TDICCD器件的價格昂貴，而且相機研制階段的多次調(diào)試也會增加損壞的風(fēng)險，采用通用的信號發(fā)生器模擬的多光譜TDICCD信號又存在輸出波形固定、通道數(shù)量有限和信號時序失配等問題。針對以上問題，文章根據(jù)某高分辨率多光譜相機定制的五光譜TDICCD的特性，設(shè)計了一種基于現(xiàn)場可編程門陣列（FPGA）的16通道TDICCD模擬信號發(fā)生電路，其輸出的模擬TDICCD信號可以同時滿足航天相機研制對五光譜TDICCD波形、通道數(shù)量和時序的要求，在輸出模擬信號頻率達到20MHz時，噪聲可以控制在10mV以內(nèi)，達到了高精度、多通道、低噪聲等特點，可以為空間多光譜TDICCD相機研制提供信號源，有效縮短研制周期。

1 五光譜TDICCD器件的時序關(guān)系和輸出特性

TDICCD是時間延遲積分CCD，其中TDI也稱作延遲相加或者運動補償模式，是一種能夠增加線掃描傳感器靈敏度的掃描技術(shù)[4-5]。其工作過程是基于對同一目標的多次曝光，通過延遲積分的方法，來增加等效積分時間，增強光能的收集。與普通CCD相比，TDICCD通過可變的積分級數(shù)，增加了曝光時間，因此具有更高的靈敏度，可以在低光照度環(huán)境下成像，又不影響掃描速度[6-8]。

某高分辨率多光譜航天相機定制的五光譜TDICCD器件由一條6 144個像元的TDICCD和4條3 072個像元的TDICCD組成，通過在窗口玻璃上鍍?yōu)V光膜實現(xiàn)分光，使該器件可以探測P區(qū)、B1區(qū)、B2區(qū)、B3區(qū)和B4區(qū)共5個譜段。其中P區(qū)像元尺寸為10μm(水平)×10μm(垂直)，有8通道輸出，B區(qū)像元尺寸為20μm(水平)×20μm(垂直)（包括B1、B2、B3和B4四個譜段）共有8個通道輸出，16個通道的最高輸出頻率都是20MHz。

信號發(fā)生器系統(tǒng)除了要產(chǎn)生16通道最高頻率20MHz的模擬TDICCD信號，同時對P區(qū)和B區(qū)像元時鐘和同步信號之間的相位關(guān)系也有嚴格的要求。圖1是五光譜TDICCD像元時鐘和同步信號之間的相位關(guān)系。

圖1 五光譜TDICCD像元時鐘和同步信號之間的時序關(guān)系Fig.1 Tim ing diagram of five-spectral TDICCD pixel clock and synchronous signal

除了通道數(shù)量、信號頻率和相位要求，信號發(fā)生器系統(tǒng)輸出的模擬TDICCD信號波形也有幅度參數(shù)和時間參數(shù)兩個要求。圖2是五光譜TDICCD信號波形的示意，波形由復(fù)位脈沖、基準電平和信號電平三部分組成。在每一個像元周期開始時，在信號電荷到達之前，復(fù)位脈沖的到來使復(fù)位開關(guān)接通，即在內(nèi)部存儲電容上復(fù)位一個參考電平。當信號電荷到來時，復(fù)位開關(guān)截止，信號電荷注入到已被復(fù)位的存儲電容上，使電位降低ΔU，輸出緩沖放大器的源極也跟隨變化。這一過程主要是把CCD光電轉(zhuǎn)換獲得的電荷轉(zhuǎn)換成以電壓形式輸出的視頻信號，ΔU的大小反映了光信號的強弱，而轉(zhuǎn)換過程產(chǎn)生的復(fù)位噪聲可以通過相關(guān)雙采樣技術(shù)來有效清除[9]。針對五光譜TDICCD的特點，本系統(tǒng)設(shè)計的復(fù)位過沖U1為0.5V，最大信號電平U2為1.5V；時間參數(shù)方面，復(fù)位脈沖時間T1、基準電平時間T2和信號電平時間T3這3個時間設(shè)計成1∶2∶3的關(guān)系，分別是1/6個像元時鐘、1/3個像元時鐘和1/2個像元時鐘。

圖2 五光譜TDICCD信號波形Fig.2 Signalwaveform of five-spectral TDICCD

2 電路的系統(tǒng)設(shè)計

信號發(fā)生器系統(tǒng)主要由圖像處理電路、數(shù)模轉(zhuǎn)換電路和模擬信號濾波電路三部分組成（如圖3所示），其中圖像處理電路主要由FPGA、第二代雙倍速率同步動態(tài)隨機存儲器（DDR2）和閃存（FLASH）組成。FLASH負責存儲來自上位機的圖像數(shù)據(jù)；DDR2作為FLASH和FPGA之間的緩存用來提高數(shù)據(jù)讀取速度；FPGA以本地20MHz的晶振時鐘作為工作時鐘，進行相應(yīng)的數(shù)據(jù)處理和數(shù)據(jù)拼接，然后數(shù)模轉(zhuǎn)換電路以6倍本地時鐘（120MHz）的頻率進行數(shù)模轉(zhuǎn)換，產(chǎn)生16路TDICCD模擬信號，最后為了提高信號精度，模擬信號濾波電路對16路TDICCD模擬信號進行濾波處理。

圖3 信號發(fā)生器系統(tǒng)的組成Fig.3 Block diagram of system

2.1 圖像處理電路

（1）器件的選擇

信號發(fā)生器需要將來自上位機的圖像數(shù)據(jù)進行存儲，為了保證不同相機對圖像數(shù)據(jù)大小的要求，F(xiàn)LASH使用了一款2Gbit容量的FLASH。為了加速圖像數(shù)據(jù)的讀取，在FLASH和FPGA之間增加了DDR2作為數(shù)據(jù)的緩存，同樣選擇了一款的2Gbit容量的DDR2，該器件標準工作頻率為200MHz，數(shù)據(jù)傳輸速率達到400Mbit/s。圖像處理電路的核心器件FPGA選用XILINX公司一款Virtex-5系列的FPGA，擁有豐富的可編程門陣列資源和龐大的I/O(輸入/輸出)接口，可用I/O接口數(shù)量達到640個，時鐘管理模塊（CMT）有6個，包括2個數(shù)字時鐘管理單元（DCM）和1個鎖相環(huán)（PLL），合計共12個DCM和6個PLL，可以單獨分開使用也可以聯(lián)合使用，能夠產(chǎn)生復(fù)雜的控制邏輯，適合高速的時序控制和大規(guī)模的并行處理[10]。

（2）時序設(shè)計

如圖4所示，圖像處理電路時序部分設(shè)計了5個模塊：通訊接口模塊、指令控制模塊、時鐘同步信號產(chǎn)生模塊、遙測數(shù)據(jù)輸出模塊和數(shù)據(jù)處理模塊。通訊接口模塊集成了UART接口、雙向通訊接口和時鐘同步接口等通訊接口；指令控制模塊負責完成FPGA和上位機之間的交互，并且對FPGA內(nèi)部各個功能模塊進行配置；時鐘同步信號產(chǎn)生模塊負責FPGA內(nèi)部時鐘和各種同步信號的產(chǎn)生；遙測數(shù)據(jù)輸出模塊是為了完成轉(zhuǎn)發(fā)圖像數(shù)據(jù)的輔助信息以及各種遙測數(shù)據(jù)所預(yù)留的功能模塊；最后一個模塊是數(shù)據(jù)處理模塊，負責CCD圖像數(shù)據(jù)的接收和處理，完成級數(shù)曝光、噪聲疊加和編碼映射等處理，并且實現(xiàn)復(fù)位脈沖數(shù)據(jù)、基準電平數(shù)據(jù)和有效圖像數(shù)據(jù)拼接功能。

圖4 圖像處理電路時序設(shè)計框圖Fig.4 Block diagram of image processing circuit tim ing design

數(shù)據(jù)處理模塊是時序設(shè)計的核心模塊，分為數(shù)據(jù)接收單元和數(shù)據(jù)處理單元。如圖5所示，數(shù)據(jù)接收單元由FLASH控制和DDR2控制兩個部分組成，負責接收和存儲外部的圖像數(shù)據(jù)，主要實現(xiàn)數(shù)據(jù)接收、高速緩存的寫入和輸出，供給后級數(shù)據(jù)處理單元處理。數(shù)據(jù)處理單元由隨機噪聲疊加、曝光級數(shù)累加、像元累加、固有噪聲疊加、編碼映射和數(shù)據(jù)拼接共6個部分組成，主要實現(xiàn)數(shù)據(jù)格式量化、隨機噪聲生成與疊加、級數(shù)累加、相鄰像元合成累加、固有噪聲疊加、編碼映射以及數(shù)據(jù)拼接和輸出到數(shù)模轉(zhuǎn)換電路。

圖5 數(shù)據(jù)處理模塊結(jié)構(gòu)Fig.5 Block diagram of data processing module

2.2 數(shù)模轉(zhuǎn)換電路

數(shù)模轉(zhuǎn)換電路負責完成灰度圖像數(shù)據(jù)從數(shù)字信號到模擬信號的轉(zhuǎn)換，數(shù)模轉(zhuǎn)換芯片選用DAC5662，其最高的數(shù)據(jù)更新速率達200Mbit/s，電路輸出結(jié)構(gòu)為高阻差分電流輸出，該芯片的滿量程的輸出電流可控，范圍為2～20mA。芯片采用差分輸出方式可以消除所有的偶次諧波，最大程度上減小信號噪聲和電磁干擾[11-12]。數(shù)模轉(zhuǎn)換電路如圖6所示。

圖6 數(shù)模轉(zhuǎn)換電路示意Fig.6 Sketchmap of digital-to-analog conversion circuit

根據(jù)DAC5662的芯片資料[13]，雙通道輸出電流參考公式如下：

式（1）中UREF是DAC5662內(nèi)部+1.2V的基準電壓，RSET是外部配置電阻，通過該電阻來調(diào)節(jié)DAC5662的滿量程輸出電流，本系統(tǒng)將電阻RSET都設(shè)置為2k?。根據(jù)式（1），得到滿量程輸出電流IOUTFS約為20mA。根據(jù)式（2）和（3）可知，輸出的電流值除了和IOUTFS有關(guān)，還與芯片輸入數(shù)字碼Code有關(guān)。本系統(tǒng)通過對地電阻來實現(xiàn)DAC5662輸出電流信號到電壓信號的轉(zhuǎn)換。根據(jù)式（4）和（5），R1和R2的選取決定了芯片DAC5662輸出電壓的大小。運放A1構(gòu)成了差分比例運算電路，為保證運放輸入端的平衡條件，選取同相輸入端和反相輸入端的外接電阻對稱，由此得到運放輸出電壓（mV）和圖像Code碼的對應(yīng)關(guān)系（如式（6）所示），其中反饋電阻RF和R等值，為了滿足模擬信號最大輸出電壓范圍（2V）的要求，R1和R2取值 50?。

根據(jù)式（6），當 Code＝0，UOUT＝1V；當 Code＝1023，UOUT＝0.5V；當 Code＝4095，UOUT＝–1V。根據(jù)圖像Code碼和輸出電壓的對應(yīng)關(guān)系，圖像處理電路負責把0～4095的圖像碼映射到1024～4095中（對應(yīng)電壓幅值0.5～–1V），使CCD的有用信號幅值范圍為–1～0.5V，復(fù)位過沖信號幅值范圍為0.5～1V，滿足設(shè)計要求。

2.3 模擬信號濾波電路

為了提高輸出模擬信號精度，降低電路中的高頻噪聲，在發(fā)生器模擬信號輸出端采用了二階低通濾波電路（如圖7所示）。該電路既引入了負反饋，又引入了正反饋，其中負反饋決定了電路的放大倍數(shù)，而合適的正反饋既可以獲得適合系統(tǒng)的中心頻率，又不會因為正反饋過強而產(chǎn)生自激振蕩。通過正向輸入端阻容的選取，系統(tǒng)可以得到合適的–3dB截止頻率和平坦的幅頻曲線[14-15]。電路選取了R3=R4=51?、C1=10pF、C2=22pF，經(jīng)過仿真分析，–3dB截止頻率為132.9MHz，具有平坦的幅頻曲線。

圖7 二階低通濾波電路Fig.7 Second-order low-pass filter circuit

3 系統(tǒng)的測試

3.1 測試平臺

為了測試五光譜TDICCD模擬信號發(fā)生器系統(tǒng)，搭建了一個測試平臺（如圖8所示），包括PC機、供電電源、示波器、五光譜TDICCD信號發(fā)生器以及信號處理和采集設(shè)備。

圖8 系統(tǒng)測試平臺Fig.8 Platform of system testing

3.2 信號波形

通過測試平臺得到五光譜TDICCD信號發(fā)生器的輸出波形，如圖9所示，該圖為像元時鐘20MHz情況下固定灰度值（圖像碼Code=3071）系統(tǒng)輸出的TDICCD波形。本文從幅度參數(shù)和時間參數(shù)兩個方面給出了輸出波形的實測結(jié)果：1）輸出有效信號幅度理論值為1V，實測有效信號幅度為0.992V；2）復(fù)位脈沖時間T1、基準電平時間T2和信號電平時間T3的設(shè)計值分別是1/6個像元時鐘（8.333 3ns）、1/3個像元時鐘（16.666 7ns）、1/2個像元時鐘（25.000 0ns），實測結(jié)果T1＝8.333 3ns，T2＝16.668 3ns，T3＝25.001 5ns。依據(jù)上述測試結(jié)果，本系統(tǒng)輸出的模擬TDICCD波形和設(shè)計值十分接近，完全滿足系統(tǒng)輸出波形的設(shè)計要求。

圖9 系統(tǒng)輸出的TDICCD信號波形Fig.9 TDICCD signalwaveform of system output

3.3 信號噪聲

使用示波器對輸出模擬信號波形進行了放大測試，得到了復(fù)位電平和信號電平處的紋波噪聲（如圖10所示），基準電平最大紋波噪聲為5.8m V（見圖10（a）），信號電平處最大紋波噪聲為7.5m V（見圖10（b））。從測試結(jié)果看，輸出信號紋波噪聲小于10mV，達到了低噪聲的要求。

圖10 系統(tǒng)輸出的TDICCD信號紋波噪聲Fig.10 TDICCD signal ripple noise of system output

3.4 輸出圖像

通過測試平臺，系統(tǒng)根據(jù)上位機輸入的RS232串口指令，產(chǎn)生了相應(yīng)的圖像數(shù)據(jù)（B區(qū)為黑白條紋，P區(qū)為漸變圖像），并通過數(shù)模轉(zhuǎn)換和濾波電路產(chǎn)生相應(yīng)幅值的16路五光譜TDICCD模擬信號輸出，測試平臺使用信號處理和采集設(shè)備采集了B區(qū)黑白條紋圖像（如圖11（a）所示）和P區(qū)漸變圖像（如圖11（b）所示），根據(jù)系統(tǒng)輸出圖像，計算得到了滿量程輸出情況下16個通道的信噪比，最高可達69dB。依據(jù)上述測試結(jié)果，本系統(tǒng)可以根據(jù)上位機指令輸出指定圖像，同時輸出圖像具有很高的信噪比，完全滿足系統(tǒng)對輸出圖像的設(shè)計要求。

圖11 系統(tǒng)的16通道輸出圖像Fig.11 16 channels output image of the system

4 結(jié)論

本文對某高分辨率多光譜相機定制的一款五光譜TDICCD的輸出特性進行了分析，設(shè)計并實現(xiàn)了一種五光譜TDICCD模擬信號發(fā)生器系統(tǒng)。通過搭建測試平臺，測試了系統(tǒng)的輸出波形、紋波噪聲和輸出圖像，測試結(jié)果表明：系統(tǒng)輸出的模擬五光譜TDICCD波形，頻率達到20MHz，紋波噪聲小于10mV，同時根據(jù)上位機的指令可以輸出指定圖像，輸出圖像信噪比最高可達69dB，可以滿足遙感相機對五光譜TDICCD模擬信號的要求。目前該發(fā)生器已經(jīng)成功應(yīng)用到某高分辨率多光譜相機的研發(fā)測試中，有效縮短了空間遙感相機的研發(fā)測試周期。

（References）

[1] 韓志學(xué),王旭,蔡媛媛,等.一種高速分辨率遙感相機全色/多光譜焦平面電路設(shè)計[J].航天返回與遙感,2012,33(4):57-58.HAN Zhixue,WANG Xu,CAIYuanyuan,et al.Design of Focal Plane Circuits of High Speed and High Resolution Remote Sensing Camera[J].Spacecraft Recovery&Remote Sensing,2012,33(4):57-58.(in Chinese)

[2] 郝賢鵬,任建岳.TDICCD相機的低噪聲視頻處理技術(shù)[J].光學(xué)精密工程,2008,16(10):1869-1873.HAO Xianpeng,REN Jianyue.Low Noise Video Processing Technique for TDICCD Camera[J].Optics and Precision Engineering.2008,16(10):1869-1873.(in Chinese)

[3]李愛玲,張伯珩,達選福,等.基于CPLD的CCD相機圖像信號模擬器的設(shè)計[J].微計算機信息,2006,22(2):151-153.LIAiling,ZHANG Boheng,DA Xuanfu,etal.Implementation of CPLD-based Image Signal Simulator for CCD Camera[J].Control&Automation,2006,22(2):151-153.(in Chinese)

[4] 萬旻,李濤.TDICCD時序設(shè)計在FPGA中的工程實現(xiàn)[J].航天返回與遙感,2006,27(3):34-36.WAN M in,LITao.A Kind of FPGA Engineering Realization of TDICCD Timing Design[J].Spacecraft Recovery&Remote Sensing,2006,27(3):34-36.(in Chinese)

[5] 盧陽,陳向東.基于CPLD的TDI/CCD圖像傳感器驅(qū)動時序設(shè)計[J].微計算機信息,2006,22(17):227-229.LU Yang,CHEN Xiangdong.Design of Driving Generator for TDI/CCD Imaging Sensor Based on Complex Programmable Logic Device[J].Control&Automation,2006,22(17):227-229.(in Chinese)

[6] 李云飛,李敏杰,司國良,等.基于FPGA的科學(xué)級CCD相機時序發(fā)生器的設(shè)計[J].微計算機信息,2007,23(5):196-198.LIYunfei,LIM injie,SI Guoliang,et al.The Design of Tim ing Generator of Scientific Grade CCD Camera Based on FPGA[J].Control&Automation,2007,23(5):196-198.(in Chinese)

[7] 宋小龍,張犁,石光明.基于FPGA的高精度TDI-CCD信號發(fā)生器的設(shè)計[J].電子科技,2007,19(4):1-4.SONG Xiaolong,ZHANG Li,SHIGuangm ing.A High Accuracy TDI-CCD Signal Generator Based on FPGA[J].Electronic Sci&Tech,2007,19(4):1-4.(in Chinese)

[8] James R J.Scientific Charge-Coupled Devices[M].USA:SPIE,2010:22-24.

[9] 黃巧林,金偉其,朱敏.航天TDICCD相機視頻信號處理中相關(guān)雙采樣技術(shù)的研究[J].航天返回與遙感,2002,23(4):17-25.HUANG Qiaolin,JIN Weiqi,ZHU M in.TDICCD Video Data Sampling Technique for Space Remote Sensing Camera[J].Spacecraft Recovery&Remote Sensing,2002,23(4):17-25.(in Chinese)

[10] Xilinx.Virtex-5 User Guide[EB/OL].//www.xilinx.com

[11] 姜博,阮錦.基于CPLD的CCD信號發(fā)生器的研究[J].微計算機信息,2009,25(17):267-269.JIANG Bo,RUAN Jin.Design of CCD Signal Generator Based on CPLD[J].Control&Automation,2009,25(17):267-269.(in Chinese)

[12] 劉杰,牛燕雄,董偉,等.基于FPGA的視頻信號發(fā)生器設(shè)計與應(yīng)用研究[J].儀器儀表學(xué)報,2008,29(3):654-657.LI Jie,NIU Yanxiong,DONGWei,et al.Design and Application of Video Signal Generator Based on FPGA[J].Chinese Journalof Scientific Instrument.2008,29(3):654-657.(in Chinese)

[13] Texas Instruments.DAC5662[EB/OL].//www.ti.com

[14] 曹偉,譚南征.基于TDICCD相機有源低通濾波器的優(yōu)化研究[J].航天返回與遙感,2005,26(2):29-33.CAOWei,TAN Nanzheng.Optim ization Research of Active Low-pass Filter of TDICCD Camera[J].Spacecraft Recovery&Remote Sensing,2005,26(2):29-33.(in Chinese)

[15] 裴曉旭,鞠浩,張建勛.CCD讀出電路中數(shù)字補償式一階模擬濾波器設(shè)計[J].光電工程,2008,35(6):135-140.PEIXiaoxu,JU Hao,ZHANG Jianxun.Digital Compensation First-order Low pass Filter in the CCD Readout Circuit[J].Opto-electronic Engineering,2008,35(6):135-140.(in Chinese)