基于H.264的一種視頻編碼算法的研究與FPGA實現

劉 杰 王旭柱

（1.中國海洋大學信息科學與工程學院通信與信息系統(tǒng)，山東 青島 266100；2.中國海洋大學信息科學與工程學院電子系，山東 青島 266100）

基于H.264的一種視頻編碼算法的研究與FPGA實現

劉 杰1王旭柱2

（1.中國海洋大學信息科學與工程學院通信與信息系統(tǒng)，山東 青島 266100；2.中國海洋大學信息科學與工程學院電子系，山東 青島 266100）

H.264是由ITU-T視頻編碼專家組VCEG和ISO/IEC運動圖像專家組MPEG聯合制訂的新一代視頻編碼標準。而運動估計是整個編碼過程中最耗時的一部分，它的效率直接決定了整個編碼系統(tǒng)的效率。因此本文在混合非對稱十字多六邊形搜索算法原理的基礎上，提出了一種混合六邊形搜索算法，使四種標準算法合理搭配。并且在FPGA上設計了一種有效的硬件結構實現該算法。

H.264；運動估計；混合搜索；FPGA

1 概述

通過大量H.264算法的試驗，人們發(fā)現運動估計占整個編碼算法全部計算量的60%～80%，因此研究一種搜索速度快、精度高, 同時便于硬件實現的運動估計搜索算法成為視頻編碼領域的重點和難點。塊匹配算法是最常用的運動估計算法，算法簡潔，便于硬件實現。通過研究已有的成熟的標準算法，我們發(fā)現運動估計不能僅僅使用某種單一的算法，需要我們根據優(yōu)缺點合理組合各種標準算法，只有這樣才能達到更好的編碼性能。因此，本文提出了以六邊形搜索為主，非對稱十字搜索算法、全搜索算法和菱形搜索算法配合的一種混合搜索新算法。同時給出了一種并行流水結構在FPGA上實現該算法。

2 算法描述

匹配誤差準則采用絕對誤差和：

本文設計的混合六邊形搜索算法示意圖如圖1所示。步驟如下：

2.1 通過運動矢量預測，首先確定搜索的起始位置。要依據H.264標準的算法進行預測，然后得到一個起始搜索矢量的集合，從該集合中選出對應費用函數最小的運動矢量作為起始搜索點。

2.2 研究發(fā)現，不同方向上的運動強度是不同的，水平方向大于垂直方向，所以通過非對稱的十字搜索，我們可以初步搜索一下最佳運動矢量。以搜索起點為中心，搜索范圍上垂直方向是水平方向的一半，長度2 是搜索點之間的步長，這樣一個非對稱十字形就產生了。在此基礎上，找到當前的最佳匹配點，下一步的搜索中心就是該點。

2.3 以正方形方式全搜索當前中心周圍3×3的區(qū)域，找到當前的最佳匹配點，下一步的搜索中心就是該點。

2.4 對更大的區(qū)域進行搜索，采用六邊形搜索，該搜索相對于DS算法速度快且準。

2.5 以搜索最佳匹配點為目的，在半徑為1的范圍內采用小菱形搜索，搜索到位置點后，輸出該點的SAD值及其坐標。

圖1 混合六邊形搜索算法示意圖

圖2 運動估計硬件結構

3 硬件結構與FPGA實現

并行結構組成部分有（1）四種搜索算法實現器，主要組成部分有SAD計算器、比較器、計算器和延時器（2）兩個片上RAM組（3）一個控制器，主要由地址產生器組成。本設計同時用到寄存器、片內RAM和片外SDRAM作為數據存儲空間，保證數據存取量和存取速度。一個片上RAM組存當前塊像素數據，另一個存參考塊像素數據，這是因為片外SDRAM存取速度慢，達不到運動預測對數據的快速存取要求。一個RAM組由4個片內RAM構成，從而可以同時讀取所有子區(qū)域的像素值。結構如圖2所示。基于以上設計，該系統(tǒng)能達到高效實時的性能要求。

設計構架中的四種搜索算法分別對應其處理當前塊和參考塊。每種算法包含了不同個數的SAD計算器與相對應的比較器、延時器、計數器，都對應兩個片內大小為16×16的RAM和大小為32×32的當前幀。32×32的當前幀由四個宏塊組成，計算一個宏塊內點的運動矢量綽綽有余。本設計每搜一步都會重新確定一次搜索地址，然后再搜下一步。每組片內RAM每次存儲搜索數據時，都采用流水的方式進行。每完成一個算法，就把坐標點傳送給地址產生器，計算出下一個點搜索所需的數據起始位置，運動估計的搜索步驟通過起到重要作用的控制器控制。

4 仿真驗證

本設計中FPGA芯片選用Xilinx公司的Spartan3E系列中的XC3S500E，系統(tǒng)門數是50萬門。采用硬件描述語言Verilog HDL編寫該硬件結構，在開發(fā)軟件ISE 13.4上進行綜合實現與仿真驗證。綜合結果顯示該設計占用的片內block RAM資源為1678 bytes，同時占用邏輯門數36.9k。將本文的設計與參考文獻[4]中的TSS算法，文獻[5]中FS的算法結構進行性能對比，如表1所示。由表可知，該設計平均需要1189個時鐘周期，平均到一種搜索算法，所需要的時鐘周期大約只有297個。所以，每個宏塊工作時時鐘周期處理速度比TSS和FS算法都要快。本設計的邏輯門資源的占有率跟其他文獻相比較，保持了很低的狀態(tài)。

TSS-三步搜索算法，FS-全搜索算法。

表1 本文結構與其他文獻結構性能比較

結語

本文介紹了基于H.264編解碼標準的一種運動估計混合搜索算法及其FPGA實現方案，該設計提高了搜索速度，保持了較高的搜索精度，同時邏輯門資源的占用率也很低,有較高的實用價值。

[1]畢厚杰.新一代視頻壓縮編碼標準—H.264/AVC[M].北京：人民郵電出版社，2005.

[2]吳水明.基于H.264編解碼的算法優(yōu)化研究及FPGA的硬件實現[D].湖南：湖南大學，2007.

[3]田耘，徐文波，胡彬，等.Xilinx ISE Design Suite 10.x FPGA 開發(fā)指南-邏輯設計篇[M].北京：人民郵電出版社，2008.

[4]Sung-Tae Jung; Sang-sloe Lee.”A 4-way Pipelined Processing Architecture for Three-step Search Block-matching Motion Estimation”,IEEE Transactions on Consumer Electronics,Vol.50, No.2,pp.674-681, May 2004.

TN91

A

10.13612/j.cnki.cntp.2014.07.018