基于PDP掃描驅(qū)動芯片的LQFP封裝熱特性研究*

于 冰，張 頔，劉斯揚，孫偉鋒

(東南大學國家專用集成電路系統(tǒng)工程技術研究中心，南京210096)

近年來，由于半導體集成電路和封裝產(chǎn)業(yè)的蓬勃發(fā)展，功率集成電路逐漸朝著大功率、小尺寸、大量生產(chǎn)及低成本的方向發(fā)展，芯片的發(fā)熱密度顯著提升［1～2］。如果不能將產(chǎn)生的熱量及時有效地散發(fā)出去，就會造成芯片內(nèi)部熱量的積累，使得結(jié)溫上升［3～4］，影響芯片的可靠性，甚至造成芯片功能失效［5］。因此，深入研究芯片熱特性對實際驅(qū)動電路及芯片的設計將能起到很好地輔助作用。

在實際應用中，常常會通過減小芯片面積的方式來減小生產(chǎn)成本，但這必須是以芯片可以正常工作為前提的。本文以實驗室研發(fā)的LQFP封裝的96路PDP掃描驅(qū)動芯片為載體，以減小芯片面積為切入點，使用有限元法對該封裝類型的芯片熱特性進行了較為全面的研究。為實際的芯片封裝及外圍設計提供了一定理論指導。

1 集成電路熱流路徑與熱阻網(wǎng)絡

為了評估芯片的散熱性能，必須建立一個有效的封裝熱模型來預測，這種方法可以為集成電路的設計提供指導，并及早地提供可行的解決方案。

由已有的研究可知［6～10］，熱阻是一個可以用來很好地表現(xiàn)封裝熱特性的參數(shù)。如圖1所示，是一個簡單的LQFP封裝芯片的結(jié)構以及散熱路徑示意圖，暴露在外的散熱基板提供了一條主要的散熱途徑。穩(wěn)態(tài)熱阻的標準定義為Rth=(T-Tref)/P，其中，T是我們所關心的溫度(如結(jié)溫)，Tref是參考溫度，P是穩(wěn)態(tài)功耗［11］。

該類型封裝芯片的兩條主要散熱途徑的等效熱阻網(wǎng)絡如圖2所示:①通過封裝上表面與空氣進行對流換熱;②通過基板向PCB傳導，然后通過PCB

圖1 芯片結(jié)構及散熱路徑示意圖

與空氣進行對流換熱。

圖2 芯片散熱熱阻網(wǎng)絡

其中，Rjc_b指結(jié)到封裝下表面的熱阻;Rpcb指封裝下表面到PCB下表面的熱阻;Rpa指PCB與空氣對流換熱的等效熱阻;Rjc_t指結(jié)到封裝上表面的熱阻;Rta指封裝上表面與空氣對流換熱的等效熱阻。

高的熱阻意味著差的散熱能力，這可能會導致芯片過熱問題。而低的熱阻可以充分發(fā)揮芯片的性能，延長芯片的使用壽命，有利于滿足客戶高性能和低功耗的需求。因此，理解熱阻的含義對于封裝的熱設計和熱分析都是非常有用的。

2 模型假設

由于實驗芯片是完全對稱的結(jié)構，所以這里只需要構建1/4的芯片封裝模型即可。圖3(a)為PDP芯片由X-ray照射后得到的引腳及引線框架結(jié)構圖，借助有限元分析軟件ANSYS Workbench構建如圖3(b)所示芯片模型。

以上封裝數(shù)值模擬的條件為:環(huán)境溫度為22℃，空氣對流換熱系數(shù)12.5 W/(K·℃)，輸入功率1.5W。模型中PCB詳細參數(shù)如表1所示。

表1 PCB板各項參數(shù)

圖3

模型中，我們假設材料間的界面接觸是理想的，而且材料的物理屬性是固定的且各向同性的，詳細參數(shù)如表2所示。

表2 材料熱導率

3 仿真與測試結(jié)果對比研究

對上面建立的模型進行數(shù)值計算，圖4為求得的穩(wěn)態(tài)溫度分布圖。為了對整個芯片的溫度分布有一個更直觀的認識，圖5為全芯片的穩(wěn)態(tài)溫度分布圖，對比可以發(fā)現(xiàn)其溫度分布是一致的。

以下是實驗室研發(fā)的前后三代PDP驅(qū)動掃描芯片的硅片尺寸參數(shù)，如表3所示。

圖4 1/4芯片穩(wěn)態(tài)溫度分布圖

圖5 全芯片穩(wěn)態(tài)溫度分布圖

表3 3種型號芯片的硅片尺寸

穩(wěn)態(tài)熱仿真結(jié)果如表4所示。

表5所示為的S3、S5和S7 3款芯片上表面最高溫度的實際測量結(jié)果。

表5 S3、S5和S7芯片上表面最高溫度測試結(jié)果

分析仿真結(jié)果，可以發(fā)現(xiàn)S3和S5的最高結(jié)溫相差很小，而S7的最高結(jié)溫升高也并不明顯，僅比S5高不到1℃。這一結(jié)果在實測數(shù)據(jù)中得到了驗證，因此也證實了模型仿真的準確性。

為了理解上述仿真和測試結(jié)果，可以從熱阻的角度來分析這個問題。表6所示為3種芯片的熱阻，其中，Rja為結(jié)到空氣的熱阻。

表6 3種型號芯片的熱阻比較 單位:℃·W-1

3種型號的芯片的熱阻比較如圖6所示，可以發(fā)現(xiàn)，結(jié)殼熱阻Rjc_t和Rjc_b與結(jié)到環(huán)境的熱阻Rja相比是非常小的，改變芯片面積對Rjc_t和Rjc_b有著較明顯的影響，尤其是對Rjc_b，但是相對于Rja，其影響卻可以忽略不計。而最高結(jié)溫則是由環(huán)境溫度和結(jié)到環(huán)境的熱阻決定的，因此，在這種情況下，硅片面積的改變對于芯片的散熱性能影響不大。

圖6 3種型號芯片的熱阻比較

在熱仿真中，芯片的最高結(jié)溫反映了其熱可靠性的水平。最高結(jié)溫是關于封裝結(jié)構、材料屬性、輸入功率、環(huán)境變量，以及PCB等因素的一個復雜的函數(shù)。

4 影響芯片熱特性的因素研究

為了進一步比較兩條散熱途徑對整個芯片散熱的貢獻，并以芯片的最高結(jié)溫為目標函數(shù)進一步提出優(yōu)化方案，設計了以下4個實驗進行比較:

①模擬芯片在實際工作中的情況，對實際中存在空氣對流的表面均做對流換熱處理;

②在①的基礎上，對封裝上表面和側(cè)面做絕熱處理，即無空氣對流換熱，其他不做改變;

③在①的基礎上，對PCB表面進行絕熱處理，即無空氣對流換熱，其他不做改變;

④在③的基礎上，將封裝體的熱導率由0.3 W/(m·K)提高為400 W/(m·K)(近似于銅)。

4種情況下，仿真所得最高結(jié)溫如圖7所示，分別為65.806℃、68.219℃、373.85℃和330.54℃。

圖7 4種實驗環(huán)境散熱能力的對比

由圖7可以看出通過PCB散熱是該實驗情況下的主要散熱途徑。另一方面，也可以看出單純提高封裝熱導率對散熱效果的提升并不明顯，也就是說通過增加熱導率來減小Rjc_t以提升散熱性能，其效果并不顯著。不難理解，這主要是因為封裝上表面的表面積非常有限，Rjc_t相對于Rta小很多，這樣結(jié)到空氣的熱阻Rja的減小并不明顯。

從圖6中，可以發(fā)現(xiàn)結(jié)到空氣的熱阻Rja中，結(jié)殼熱阻Rjc(Rjc_b和Rjc_t)只占了較小的一部分，大部分則是封裝到空氣的熱阻(Rpcb、Rpa和Rta)。這種情況下，要較明顯地提高系統(tǒng)熱性能，應主要致力于減小封裝到空氣的熱阻。

下面將分別就影響封裝到空氣的熱阻和結(jié)殼熱阻的因素來進行分析。

4.1 影響封裝到空氣熱阻的因素

封裝到空氣的熱阻主要是由外圍電路系統(tǒng)的設計決定的，大致包括以下幾個方面:

4.1.1 PCB覆銅面積

不同的PCB覆銅面積下仿真結(jié)果如表7和圖8所示。

表7 PCB覆銅面積對最高結(jié)溫的影響

圖8 覆銅面積對最高結(jié)溫的影響

可以發(fā)現(xiàn)，增大覆銅面積對于散熱性能的提高具有顯著的作用。從圖9也不難看出，這是因為增大PCB覆銅面積可以較大幅度的減小結(jié)到環(huán)境的熱阻Rja。

圖9 PCB覆銅面積對結(jié)到空氣熱阻的影響

4.1.2 PCB過孔數(shù)量

分別對基板正下方PCB過孔數(shù)為2、6、12、24的情況進行模擬。為了進一步挖掘過孔數(shù)量對散熱性能影響的潛力，引入了一種理想的極限情況:假設基板正下方全是過孔且注滿焊錫，即基板正下方包括PCB板部分在內(nèi)，全部替換為錫。仿真結(jié)果如表8和圖10所示。

表8 過孔數(shù)對散熱性能的影響

圖10 過孔數(shù)對散熱性能的影響

顯然，適當?shù)脑黾舆^孔數(shù)可以有效增強芯片的散熱能力。對比24孔和理想情況，其散熱性能非常接近，也就是說，當過孔數(shù)達到一定數(shù)量時，PCB上表面和下表面的熱交換已經(jīng)趨于飽和，此時繼續(xù)增加過孔數(shù)的效果就不那么明顯了，當然，這與實際的工作環(huán)境是相關的。

4.1.3 空氣流速

圖11和圖12分別為不同空氣對流換熱條件下芯片的最高結(jié)溫和熱阻值。

從圖11和圖12可以看出，隨著對流換熱系數(shù)增加，Rja明顯減小，最高結(jié)溫迅速降低。因此，在條件允許的情況下，增大空氣流速是增強芯片散熱能力非常有效的手段。

圖11 最高結(jié)溫與空氣對流換熱系數(shù)的關系

圖12 結(jié)到空氣熱阻與空氣對流換熱系數(shù)的關系

4.1.4 散熱片

設計一組對比試驗:①不添加散熱片;②添加一規(guī)則長方體散熱片于芯片上表面，材料為銅，厚度3 mm;③將規(guī)則長方體散熱片改為具有肋片的散熱結(jié)構，如圖13所示，材料為銅，其高度為3 mm。

圖13 帶肋片的散熱片示意圖

仿真結(jié)果如表9和圖14所示。

表9 散熱片對散熱性能的影響

圖14 散熱片對散熱性能的影響

可以看到，添加散熱片對提高散熱特性具有很好的效果，它有效地增大了上表面與空氣的接觸面積，增強了空氣對流換熱。理論上，肋片越多，其散熱越好，但出于成本、生產(chǎn)工藝以及實際情況考慮，肋片數(shù)是有限的，這就需要我們?nèi)ゾC合考慮了。

綜上所述，在電路設計中，盡可能增加PCB有效覆銅面積、過孔數(shù)量，以及基板和PCB的接觸面積，都能有效地提高系統(tǒng)的散熱性能。若不考慮成本，添加散熱片和增大空氣流速也是行之非常有效的辦法。

4.2 影響結(jié)殼熱阻的因素

結(jié)殼熱阻則主要取決于集成芯片設計本身，主要影響因素有封裝結(jié)構及材料和基板面積等。為此，單獨建立芯片工作的模型(不考慮外圍電路，PCB板等的影響)，仿真結(jié)果如圖15所示，基板和引線框架對于整個芯片溫度的分布有著非常重要的作用，這是因為基板和引線框架熱導率非常高，對于熱的傳導是非常有利的。

圖15 芯片穩(wěn)態(tài)溫度分布圖

圖16 芯片熱通量圖

如圖16所示為熱通量仿真結(jié)果，可以看到引線框的熱通量相對于其他部位是非常大的，也就是說引線框在將熱量散發(fā)到芯片周圍這一點上起著很大的作用。因此，增大引線框架的橫截面積，合理設計引線框架布局對于提升芯片散熱性能有著重要意義。

仿真結(jié)果表明，影響結(jié)殼熱阻的主要因素是基板面積和引線框架設計，以及封裝體熱導率。封裝體熱導率與工藝相關，在一定情況下，更改并不現(xiàn)實。所以，基板和引線框架的設計是較為重要的。在工藝和成本允許的情況下，盡可能增大基板的面積、優(yōu)化引線框架的設計是較為有效的措施。當然，在實際應用中，芯片與基板的連接情況(如是否存在空洞或脫離等)也會對結(jié)殼熱阻產(chǎn)生很大的影響［12～13］。

圖17為基板面積對于芯片熱特性的影響(芯片獨立工作，不考慮外圍電路)，其中，縮放因子是對于基準尺寸的長寬所乘的因數(shù)。可以看出，基板面積對于芯片熱特性有著較顯著的影響，在集成電路設計時，可以盡可能地增大基板面積以提高其散熱性能。

圖17 基板面積對于芯片熱特性的影響

5 結(jié)語

從以上研究中，可以得出以下結(jié)論:①通過在有限元分析工具中構建有效的芯片封裝熱模型，進而對芯片熱特性進行預測，這對于集成電路的設計及應用來說都是非常有意義的。②對于基板裸露的LQFP封裝結(jié)構而言，通過基板和PCB散熱是芯片散熱的主要途徑，增大PCB板的有效覆銅面積，增加PCB板的有效過孔數(shù)，增大空氣流速，以及在芯片頂部添加含有肋片的散熱片都是增強芯片散熱能力的有效手段。③在集成芯片封裝設計時，盡可能增大散熱基板面積，優(yōu)化引線框架結(jié)構，提高封裝體熱導率都能使芯片的散熱性能得到提升。

為了快捷有效地提高芯片的散熱性能，就需要分析芯片的熱阻結(jié)構，進而確定影響結(jié)到空氣熱阻的主要因素，從主到次進行調(diào)整。當然，充分考慮集成芯片設計和實際應用電路設計兩方面可以使系統(tǒng)散熱性能更為優(yōu)良。

本文主要針對LQFP封裝類型的芯片，論述了影響芯片熱特性的主要因素，有著特定的應用背景，有些結(jié)論并不適合于其他類型芯片，但其研究方法是相同的，是值得借鑒的。

［1］Szekely V M，Rencz B Courtois.Tracing the Thermal Behavior of ICs［J］.IEEE Design and Test of Computers，1998，2(15):14-21.

［2］Roger R Schmidt.Challenges in Chip/Processor Level Thermal Engineering［C］//2004 Inter Society Conference on Thermal Phenomena，2004:738-739.

［3］Anghel C，Io Sierranescu A M，Hefyene N.Self-Heating Characterization and Extraction Method for Thermal Resistance and Capacitance in High Voltage MOSFETs［C］//European Solid-State Device Research，ESSDERC ’03.33rdConference，2003:449-452.

［4］Jenkins K A，F(xiàn)ranch R L.Impact of Self-Heating on Digital SOI and Strained-Silicon CMOS Circuits［C］//IEEE International SOI Conference，California，2003:161-163.

［5］Oettinger F F，Blackbum D L.Thermal Resistance Measurements［M］.NIST Special Publication 400-86 from Series on Semiconductor Measurements Technology，1990.

［6］賈松良，朱浩穎.集成電路陶瓷封裝熱阻RT-JC的有限元分析［J］.半導體技術，1997，12(6):6-11.

［7］Gao Guohua，Wang Honghui，Yang Guoji.Thermal Numerical Simulation for Advanced Package Development［C］//2009 International Conference on Electronic Packing Technology and High Density Packaging，2009:238-241.

［8］Chen Zhaohui，Luo Xiaobing，Liu Sheng.Thermal Analysis of 3D Packaging with a Simplified Thermal Resistance Network Model and Finite Element Simulation［C］//2010 11th International Conference on Electronic Packaging Technology and High Density Packaging，2010:737-741.

［9］毛章明，羅小兵，劉菊.一種計算DIP芯片結(jié)溫的熱阻模型［J］.工程熱物理學報，2011，32(2):303-307.

［10］何偉，杜平安，夏漢良.建立封裝芯片熱阻網(wǎng)絡模型的方法研究［J］.微電子學，2011，41(1):120-123.

［11］JEDEC.51-1 Integrated Circuits Thermal Measurement Method-E-lectrical Test Method［S］.http://www.jedec.org:JEDEC，1995，12.

［12］Lee Han Meng.Thermal Simulation Study of Die Attach Delamination Effect on TQFP Package Thermal Resistance［C］//34th International Electronic Manufacturing Technology Conference，2012.

［13］何延強.功率VDMOS器件失效分析與可靠性研究［D］.哈爾濱:哈爾濱理工大學，2010.