功率VDMOS器件的新型SPICE模型

朱榮霞 黃 棟 馬德軍 王錦春 孫偉鋒 張春偉

(1東南大學國家專用集成電路系統工程技術研究中心,南京 210096)

(2中國空空導彈研究院紅外探測器技術航空科技重點實驗室,洛陽471009)

垂直雙擴散金屬氧化物場效應晶體管 (VDMOS器件)是新一代的電力電子開關器件.由于具有獨特的高輸入阻抗、低驅動功率、優(yōu)越的頻率特性及低噪聲等優(yōu)點[1-3],VDMOS器件成為當前半導體分立器件中的高端產品,應用范圍廣,市場需求大,發(fā)展前景好.目前,VDMOS器件主要應用于電機調速、逆變器、電子開關及汽車電器等領域[4-5].而SPICE模型是連接半導體器件物理與電路的橋梁,VDMOS器件的廣泛應用使得人們對其SPICE模型的需求越來越大.

針對VDMOS器件的SPICE模型,Sanchez等[6]初步建立了一種包含準飽和效應的模型,但是該模型沒有考慮積累區(qū)電阻寄生結型場效應晶體管(JFET)的溝道夾斷對于器件特性的影響.Victory等[7]建立了一種基于表面勢的VDMOS模型,但該模型僅考慮了寄生JFET溝道未夾斷的情況,且對漂移區(qū)電阻的計算并不精確.Chauhan等[8]將VDMOS器件看成一個普通的N溝道金屬氧化物半導體(NMOS)串聯一個受柵壓和漏壓控制的電阻,該電阻僅僅由一個沒有物理意義的經驗公式給出,因此,該模型無法準確描述外界電壓的變化對VDMOS器件內部特性造成的改變.鑒于已有VDMOS模型精確度差等問題,至今為止,沒有一個標準的SPICE模型可以描述VDMOS器件的特性.

本文在經典的MOS模型——BSIM3v3模型的基礎上,建立了一套新的描述VDMOS器件電學特性的SPICE模型.為了準確描述VDMOS器件的電學特性,除了考慮外部節(jié)點柵極、源極、漏極之外,還增加了4個內部節(jié)點,并將VDMOS器件視為1個普通NMOS與4個電阻的串聯.

1 VDMOS器件結構及SPICE模型

VDMOS器件通常采用多元胞并聯的結構，以增大通態(tài)電流.圖1為VDMOS器件的元胞結構圖.圖中,Lt為器件積累區(qū)的長度.可以看出,VDMOS器件沿柵漏軸線對稱.如圖1所示,本文模型在源極(S)、柵極(G)、漏極(D)3個外部節(jié)點的基礎上又增加了4個內部節(jié)點,并分別將節(jié)點3與節(jié)點4、節(jié)點4與漏極D之間的區(qū)域定義為C區(qū)和E區(qū).不同的區(qū)域對于VDMOS器件電學特性的影響是不同的.如圖2所示,可將VDMOS器件視為1個普通NMOS器件與4個電阻R1,R2,R3,R4的串聯.可將VDMOS器件的源極、柵極及節(jié)點1視為1個普通的NMOS器件.柵極電壓的變化可使積累區(qū)產生的電荷出現積累和耗盡2種狀態(tài),故節(jié)點1,2之間的區(qū)域對于VDMOS器件的影響可被視為1個積累區(qū)電阻R1.2個P+體區(qū)與N-外延層組成1個寄生JFET結構,隨源極、節(jié)點2與節(jié)點3電壓的變化,寄生JFET結構的溝道耗盡或夾斷,故在節(jié)點2,3之間引入了寄生JFET電阻R2.考慮到VDMOS器件的電流路徑在C區(qū)與E區(qū)是不同的[7],故將這2個區(qū)域的電阻分別用R3和R4表示.只需要建立這4個電阻的模型,便可得到VDMOS器件的SPICE模型.

圖1 VDMOS器件的元胞剖面圖

圖2 VDMOS器件的SPICE模型結構圖

2 模型建立

2.1 積累區(qū)電阻R1

2.1.1 電流模型

在VDMOS器件內部,沿x軸方向流過積累區(qū)的電流為

(1)

式中,W為器件的寬度;μN-eff為積累區(qū)的有效遷移率;Vg2為器件在積累區(qū)內的準費米勢;QN-為積累區(qū)內載流子的電荷,由積累區(qū)雜質電離引入的自由電子和柵極感應電荷Qin兩個部分組成,即

QN-=Qin-qNN-tsi

(2)

式中,q為電子電荷;NN-,tsi分別為積累區(qū)的摻雜濃度及厚度.

將式(2)代入式(1),沿x軸從節(jié)點1到節(jié)點2對式(1)進行積分可得[9]

(3)

式中,V1,V2分別為節(jié)點1與節(jié)點2的電壓;V21=V2-V1.由式(3)可以看出,只要計算出Qin所在的積分項,就可以得出積累區(qū)的電流.

柵氧及積累區(qū)組成的結構類似于一個N阱-P溝道金屬氧化物半導體(PMOS)結構.通過解泊松方程,得到積累區(qū)的柵極感應電荷Qin為[10]

(4)

式中,Cox為單位面積的柵氧化層電容;γG2為與工藝相關的體效應系數;ψs為積累區(qū)的表面電勢;φt為熱電壓.當ψs>0時,積累區(qū)表面積累電子,Qin<0;反之,積累區(qū)表面耗盡或反型,Qin>0.

當積累區(qū)處于強反型狀態(tài)時,本文將Qin視為一個常數Qdep0,即

(5)

式中,Δφt為與熱電壓相關的參數;φFg為積累區(qū)的費米勢.

當積累區(qū)處于積累狀態(tài)時,Qin幾乎隨柵壓VG與Vg2的電壓差VGg2線性變化.令VFBg2為積累區(qū)的平帶電壓,當積累區(qū)處于積累狀態(tài)時,柵極感應電荷為

Qin(ac)=-Cox(VGg2-VFBg2-Δφt)

(6)

為了使用統一的公式來描述積累區(qū)處于積累狀態(tài)和強反型狀態(tài)時柵極感應電荷與VGg2的關系,引入了表面等效電荷Qina[11],即

Qina=-Cox(VGg2q-VFBg2-Δφt)

(7)

VGg2q=VGg2min+0.5[VGg2-Δ-VGb2min+

(8)

式中,VGg2q為VGg2的有效值;Δ為與工藝相關的參數;VGg2min為Qina=Qdep0時VGg2q的值.因此

(9)

將式(7)代入式(3)得

(10)

(11)

式中,V21q=VG2q-VG1q.

2.1.2 遷移率模型

VDMOS器件在積累區(qū)的遷移率受橫向、縱向電場影響.在一定范圍內,橫向電場越強,積累區(qū)自由電子的速度越快;但當橫向電場過強時,積累區(qū)自由電子的速度則會達到飽和.縱向電場越強,積累區(qū)自由電子的運動越趨近于積累區(qū)表面,有效遷移率越低.遷移率的經驗模型為

(12)

式中,μ0為不考慮橫向、縱向電場影響時的遷移率;Esat為載流子速度飽和時的橫向電場.

將式(11)和(12)代入式(10),即可得出完整的積累區(qū)電流,進而可由R1=V21/I21得到積累區(qū)的等效電阻.

2.2 寄生JFET電阻R2

假設P+體區(qū)與N-外延層組成的寄生JFET的溝道(N-外延層)是線性緩變摻雜的,且其組成的PN結為單邊突變PN結.圖3為寄生JFET電阻及C區(qū)、E區(qū)電阻的示意圖.圖中,寄生JFET耗盡層的厚度為Xh(y),其溝道的半壁厚度為b(y)=Lt/2-Xh(y);L為寄生JFET的溝道長度;α≈45°為C區(qū)電流路徑與y軸的夾角[7];Wt為器件的長度;Wj為節(jié)點2到P+體區(qū)下邊界的厚度;Wc為節(jié)點3和節(jié)點4之間區(qū)域的寬度;Le為節(jié)點2到N-外延層底部的厚度;LV為節(jié)點2到N+襯底底部的厚度;W1為PN結產生的耗盡層的厚度.節(jié)點3所在的垂直于y軸的虛線表示電壓為V3的等勢線.

圖3 寄生JFET電阻及C區(qū)、E區(qū)的電阻示意圖

寄生JFET溝道的耗盡層厚度為

(13)

式中,ξ0為真空介電常數;ξS為硅材料的介電常數;ND為N-外延層的摻雜濃度;V(y)為以節(jié)點2為參考點的溝道電勢;VBJ為PN結的接觸勢壘高度;VS2為源極電壓VS與V2之間的電壓差,即VS2=VS-V2.

2.2.1 線性區(qū)電流模型

根據歐姆定律,得到寄生JFET的溝道電流密度為

(14)

式中,μn為寄生JFET溝道的多數載流子遷移率.

考慮到該寄生JFET為對稱柵結構,則寄生JFET的溝道總電流為

(15)

將電流IC沿溝道從y=0積分到y=L,即可得到肖克萊理論公式.將其簡化得到JFET在線性區(qū)的電流方程為

(16)

式中，工藝參數β=ξ0ξSμn/Lt;VT為閾值電壓;V32為節(jié)點3與節(jié)點2之間的電壓差,即V32=V3-V2.

2.2.2 飽和區(qū)電流模型

當V32增加到寄生JFET的溝道夾斷電壓V32sat時,寄生JFET的溝道開始夾斷.隨著V32的增大,夾斷點到節(jié)點2區(qū)域內(導電溝道區(qū))的壓差始終為V32sat,夾斷點向節(jié)點2移動,電壓降V32-V32sat落在溝道夾斷區(qū),進入導電溝道區(qū)的載流子將受溝道夾斷區(qū)電場的作用而漂移到節(jié)點3.因此,夾斷區(qū)的漏極電流仍由導電溝道區(qū)的漂移電流決定.

當V32=V32sat時,I32lin的值即為飽和電流I32sat.將V32sat=VS2-VT替換式(16)中的V32得

(17)

為考慮溝道長度調制效應,引入溝道調制系數λ=(ΔLV32)/L,其中ΔL為寄生JFET溝道夾斷區(qū)的長度,則修正后的飽和電流為

(18)

為使寄生JFET線性區(qū)電流與飽和區(qū)電流連續(xù),引入節(jié)點2與節(jié)點3之間的有效電壓V32eff[12],即

(19)

式中,δ為V32eff的修正參數.

最終得到寄生JFET區(qū)的電流方程為

(20)

同樣,可由R2=V32/I32得到寄生JFET電阻.

2.3 C區(qū)電阻R3及E區(qū)電阻R4

在VDMOS器件的C區(qū),由式(13)可得,該處由PN結產生的耗盡層的厚度為

(21)

C區(qū)的電阻由耗盡區(qū)的邊界決定,根據Victory等[7]提出的方法可以得到電阻R3為

(22)

式中,ρ為N-漂移區(qū)的電阻率;η為參數.

在E區(qū),電流路徑的橫截面保持不變,因此該區(qū)域的電阻R4只與節(jié)點3,4之間區(qū)域的寬度Wc有關.本文忽略漏端金屬的電阻,則電阻R4可表示為

(23)

(24)

式中,ρN為N+襯底的電阻率.

3 模型驗證

本文采用關態(tài)擊穿電壓為625 V的VDMOS器件來驗證所建立的模型.圖4給出了在提模軟件MBP中,使用本文所建模型對VDMOS器件提模得到的擬合結果.由圖可知,該VDMOS器件的準飽和效應嚴重,同時,基于本文模型得到的仿真值可以精確地擬合器件的準飽和區(qū)、飽和區(qū)及線性區(qū).因此,本文提出的建模思路及方法是有效的.

圖4 仿真值與測試值的擬合結果

4 結語

本文建立了功率VDMOS器件的SPICE模型.在VDMOS器件源極、漏極、柵極3個外部節(jié)點的基礎上又增加4個內部節(jié)點,分段考慮了各個節(jié)點之間器件的結構特征.通過將VDMOS器件視為1個普通NMOS與4個電阻的串聯,準確有效地計算這4個電阻的阻值,建立了精確的VDMOS器件 的SPICE模型.經驗證,該模型具有高的精確度,可以準確地擬合VDMOS器件線性區(qū)、飽和區(qū)、準飽和區(qū)的電學特性.

)

[1]Zhang Long,Yu Huilin,Wu Yifan,et al.On state output characteristics and transconductance analysis of high voltage (600V) SJ-VDMOS[C]//Proceedingsof2012IEEEInternationalConferenceonSolid-StateandIntegrated-CircuitTechnology.Xi’an,China,2012: 1-3.

[2]Messaadi Lotfi,Smail Toufik.The electro-thermal sub circuit model for power MOSFETs[J].MicroelectronicsandSolidStateElectronics,2012,1(2): 26-32.

[3]Duan Baoxing,Yang Yintang.Power VDMOS transistor with the step oxide trench breaks the limit line of silicon[J].Micro&NanoLetters,2011,6(9):777-780.

[4]Bao Jiaming,Qi Haochen,Zhang Jian,et al.VDMOS modeling for IC CAD[C]//Proceedingsof2011IEEEJointInternationalInformationTechnologyandArtificialIntelligenceConference.Chongqing,China,2011: 245-249.

[5]Antonios Bazigos,Francoins Krummenacher,Jean Michel Sallese,et al.A physics-based analytical compact model for the drift region of the HV-MOSFET[J].IEEETransactionsonElectronDevices,2011,58(6): 1710-1721.

[6]Sanchez J L,Gharbi M,Tranduce H,et al.Quasisaturation effect in high-voltage VDMOS transistor[J].Solid-StateandElectronDevices,1985,132(1): 42-46.

[7]Victory J J,Sanchez J L,Demassa T A,et al.A static,physical VDMOS model based on the charge-sheet model[J].IEEETransactionsonElectronDevices,1996,43(1): 157-164.

[8]Chauhan Y S,Anghel C,Krummenacher F,et al.A compact DC and AC model for circuit simulation of high voltage VDMOS transistor[C]//Proceedingsofthe7thInternationalSymposiumonQualityElectronicDesign.San Jose,CA,USA,2006:109-114.

[9]Jia Kan,Sun Weifeng,Shi Longxing.A novel surface potential-based short channel MOSFET model for circuit simulation[J].MicroelectronicsJournal,2011,42(10): 1169-1175.

[10]Tsividis Yannis.OperationandmodelingoftheMOStransistor[M].New York: McGraw-Hill,1999.

[11]Shi Longxing,Jia Kan,Sun Weifeng.A novel compact high-voltage LDMOS transistor model for circuit simulation[J].ElectronDevices,2013,60(1): 346-353.

[12]Liu William.MOSFETmodelsforSPICEsimulation,includingBSIM3v3andBSIM4[M].New York: Wiley,2001.