基于FPGA的信號發(fā)生器設計

徐 建，劉曉妤

(1.湖北民族學院 信息工程學院，湖北 恩施 445000;2.江漢油田采油工藝研究院，湖北 潛江 433123)

基于FPGA的信號發(fā)生器設計

徐 建1，劉曉妤2

(1.湖北民族學院 信息工程學院，湖北 恩施 445000;2.江漢油田采油工藝研究院，湖北 潛江 433123)

提出一種信號發(fā)生器的設計，采用ALTERA cycloneII EP2C35F676C為主控芯片，采用直接數字頻率合成技術，通過數碼管和鍵盤與人交互，能夠產生可調頻率的正弦波，方波，三角波和鋸齒波.通過硬件系統(tǒng)測試，結果表明系統(tǒng)精度較高、帶負載能力較強、運行穩(wěn)定，且能對信號實現峰值檢波功能.

直接數字頻率合成；信號發(fā)生器；峰值檢波

圖1 系統(tǒng)設計框圖Fig.1 System design diagram

隨著數字系統(tǒng)的集成度的提高，使得人們對數字系統(tǒng)的設計有了新的思路.EDA技術的發(fā)展使得這一思路成為現實.信號發(fā)生器作為現代測試領域不可或缺的儀器之一，發(fā)揮著重要作用.

傳統(tǒng)的信號發(fā)生器大多采用分立元件和中小規(guī)模集成電路設計或者是采用單片壓控函數發(fā)生芯片MAX038進行設計.但頻率準確度，穩(wěn)定度較差，很難滿足頻率變化范圍及步進要求.

現在的信號發(fā)生器基本上采用微處理器加DDS芯片進行設計，或者直接采用FPGA進行設計.采用微處理器和DDS芯片進行設計固然有控制簡單，完全能滿足頻率變化范圍和步進要求.但也有其缺點，即：外圍器件較多，在對方波進行積分產生三角波時，積分電路中RC的值要隨著頻率范圍而改變，比較復雜，且不能產生任意波形[1].因此，本文提出了采用FPGA為核心器件來設計信號發(fā)生器.其優(yōu)點是采用VerilogHDL語言在FPGA中通過編程產生任意波形，集成度很高，并且能滿足頻率變化范圍和步進要求.

1 信號發(fā)生器的系統(tǒng)設計

系統(tǒng)采用FPGA完成波形產生、頻率和波形的改變.在FPGA中嵌入波形產生的數據ROM表，通過查表取值的方法得到波形數據，經過DAC900U后得到模擬波形，經濾波和功放后輸出[2].系統(tǒng)設計框圖如圖1所示.

2 信號發(fā)生器的硬件設計

2.1電源模塊設計

2.1.1 15 V電源(0.7A) 對于濾波電容的選擇，要考慮三點：(1)整流管的壓降；(2)7812/7912最小允許的壓降Ud；(3)電網波動10%.由此而計算得到允許紋波的峰-峰值：

按近似電流放電計算，設θ=0°(通角)，則：

故選取電容C=2 200 uF/30 V.

2.1.2 5V電源(1A) 計算得到允許紋波的峰-峰值：

故選取濾波電容C=4 700 uF/16 V.

系統(tǒng)的電源模塊如圖2所示[3].

圖2 電源模塊Fig.2 Power supply module

2.2 時鐘分頻模塊設計

本設計中時鐘模塊的要求較高，要產生頻率很穩(wěn)定的時鐘，通過設計一個計數器來對50 MHz主時鐘進行分頻產生1 KHz，1 MHz，400 KHz的時鐘信號，設計模塊如圖3所示[4].

2.3 波形數據ROM設計

波形數據ROM就是存放波形數據的存儲器，通過采樣數據得到所要的波形.模塊設計如圖4所示.

2.4 波形選擇模塊

通過外部的控制按鍵key1,key2，選擇不同的波形信號輸出，波形選擇模塊如圖5所示.

圖3 時鐘分頻模塊 圖4 數據ROM表模塊 圖5 波形選擇模塊 Fig.3 Clock frequency modules Fig.4 The data ROM table module Fig.5 Waveform selection module

將各個模塊連接如圖6所示.

圖6 各模塊連接圖Fig.6 Each module connection diagram

3 DAC模塊設計

從FPGA中輸出的數字信號通過DAC900U得到模擬信號：DAC900U屬于10位高速DAC，數據吞吐率完全能滿足設計要求.DAC模塊設計電路如圖7所示[5].

4 功率放大電路設計

圖7 DAC電路模塊Fig.7 DAC circuit module

5 峰值檢波電路設計

峰值檢波的原理是將交流信號變換成直流信號，然后通過M3單片機的AD采樣電路和控制算法得到實際峰峰值.其電路原理如圖9所示[6].

圖8 功率放大電路模 圖9 峰值檢波電路Fig.8 Power amplification circuit module Fig.9 Peak detector circuit

6 系統(tǒng)測試結果

根據本系統(tǒng)的設計方案，制作電路并對系統(tǒng)進行測試.通過示波器進行測試系統(tǒng)輸出波形的結果如圖10所示：

正弦波 頻率50 KHz 方波 頻率50 KHz

三角波 頻率50 KHz 鋸齒波 頻率50 KHz圖10 系統(tǒng)測試輸出波形Fig.10 The outpar waveform of system testing

7 結語

本系統(tǒng)實現了基于FPGA的信號發(fā)生器的設計，通過實驗樣機的測試，其輸出步進可以設置為10 Hz、100 Hz、1 000 Hz.而且可以產生頻率范圍為1 Hz-1 MHz的正弦波、方波、三角波以及鋸齒波等波形，系統(tǒng)還可以經過擴展產生其它波形.除此之外，系統(tǒng)帶負載的能力較強，通用性和實用性較好.

[1] 曹鄭蛟，滕召勝，李華忠,等.基于FPGA的DDS信號發(fā)生器設計[J].計算機測量與控制，2011，19(12):3175-3177.

[2] 李雪梅，張宏財，王學偉.基于DDS技術的信號源設計[J].電測與儀表，2010，47(1):55-56.

[3] 徐建，劉曉妤.機器人滅火控制系統(tǒng)設計[J].湖北民族學院學報:自然科學版，2012，30(4):415-417.

[4] 吳麗華，劉洪濤，李勝明.基于FPGA的程控多波形發(fā)生器的研制[J].電測與儀表，2007，12(4):52-54.

[5] 呂礦生，周杏鵬.基于FPGA & Nios II 的任意信號發(fā)生器的設計[J].儀器儀表與分析監(jiān)測，2008，21(2):21-23.

[6] 張金波，湛向，劉二偉,等.基于DDS/SOPC的多路可調諧波信號發(fā)生器[J].電力自動化設備，2008，27(11):74-78.

DesignofSignalGeneratorBasedonFPGA

XU Jian1，LIU Xiao-yu2

(1.School of Information and Engineering，Hubei University for Nationalities，Enshi 445000，China;2.Oil Production Technology Research Institute,Jianghan Oilfield,Qianjiang 433123,China)

This paper presents the design of a signal generator, using ALTERA cycloneII EP2C35F676C as the main control chip, with direct digital frequency synthesis technology, through the digital tube and keyboard to interact with people, can have adjustable frequency sine wave,square wave,triangle wave,sawtooth wave.Through the hardware test, the results show that the load capacity is strong,the precision of the system is high,the operation is stable,and can realize the signal peak detection function.

direct digital frequency synthesis;signal generator;peak detector

2013-07-30.

湖北省教育廳科學技術研究項目(B2013072;XD2012413).

徐建(1981- )，男，碩士，講師，主要從事嵌入式與智能控制方面的研究.

TP346

A

1008-8423(2013)03-0330-04